Estoy buscando implementar un bloqueo de fase en un FPGA sin usar ningún componente externo (que no sea el ADC). Por simplicidad, el bloqueo a un pulso binario simple es adecuado. La frecuencia de las señales es ~ 0.1-1% del reloj. No puedo usar los PLL de reloj a bordo porque normalmente son: No...