Preguntas etiquetadas con xilinx

Bloqueado . Esta pregunta y sus respuestas están bloqueadas porque la pregunta está fuera de tema pero tiene un significado histórico. Actualmente no acepta nuevas respuestas o interacciones. Necesito hacer procesamiento de señal digital en 8 líneas analógicas a 10 kHz....

Soy un estudiante de EE y puedo escribir programas [al menos simples] en más idiomas de los que tengo en los dedos. Acabo de empezar a aprender VHDL y me preguntaba qué sería un buen proyecto para conocer realmente el idioma y las herramientas relevantes. Tengo problemas para encontrar uno porque...

Le pedí a Xilinx una lista así, pero no tienen una lista completa. Deseo asegurarme de que todos los archivos de entrada estén en control de origen y que todos los archivos de salida no lo estén. Esto es con 13.1-13.2 con ISE y PlanAhead Parte de la información que proporcionan es la lista de...

Esto es lo que sé sobre NPN BJT (Transistores de unión bipolar): La corriente del emisor base se amplifica HFE veces en Collector-Emitter, de modo que Ice = Ibe * HFE Vbees el voltaje entre el emisor base y, como cualquier diodo, generalmente es de alrededor de 0,65V. Sin Vecembargo, no recuerdo...

Los comparadores de alta velocidad son bastante caros y la velocidad es en lo que los FPGA son muy buenos. Por otro lado, los FPGA (en mi caso: XC3S400) tienen pines diferenciales emparejados en cada banco en el que se comparan sus voltajes (¡al menos eso creo!). También tienen Vref para estándares...

Acabo de decir que uso Vivado en un nuevo proyecto y me gustaría poner los archivos del proyecto en SVN. Vivado parece crear todos los archivos del proyecto bajo el nombre del proyecto (por ejemplo, proj1): /<path to the project>/proj1/ proj1.xpr proj1.srcs/ constrs_1/ new/...

Tengo una transformación de procesamiento de señal particularmente grande que necesita ser portada de matlab a VHDL. Definitivamente requiere algún tipo de intercambio de recursos. Un poco de cálculo me dio lo siguiente: 512 ffts de 64 puntos 41210 operaciones de adición múltiple Teniendo en...

Bueno, esta es una continuación de mi pregunta sobre FPGA por aquí . Finalmente seleccioné un Digilent Atlys con un FPGA Spartan 6, no tengo experiencia previa en FPGA, aunque he trabajado mucho con microcontroladores. Pasé los últimos días leyendo las hojas de datos del FPGA, y creo que sería...

Estoy trabajando en un gran diseño FPGA, y estoy muy cerca de los límites de recursos del FPGA que estoy usando actualmente, el Xilinx LX16 en el paquete CSG225. El diseño también está casi completo, sin embargo, por el momento ya no cabe en el FPGA. Puedo apagar las piezas para que se ajusten,...

Estoy aprendiendo a usar un FPGA (placa de desarrollo de Papilio, que tiene un xilinx spartan3e, usando vhdl). Necesito dividir un pulso entrante por un número (codificado). Puedo ver 3 opciones, aproximadamente, como pseudocódigo (usando 10 cuentas como ejemplo): Inicialice a 0, en el flanco...

En un artículo sobre FPGA de radiación dura me encontré con esta oración: "Otra preocupación con respecto a los dispositivos Virtex son los medios pestillos. Los medios pestillos a veces se usan dentro de estos dispositivos para constantes internas, ya que esto es más eficiente que usar la...

Soy completamente nuevo en el mundo de los FPGA y pensé que comenzaría con un proyecto muy simple: un decodificador de 4 bits y 7 segmentos. La primera versión que escribí puramente en VHDL (es básicamente una combinación combinatoria select, no se necesitan relojes) y parece funcionar, pero...

Acabo de comenzar a aprender diseño de lógica digital con FPGA y he estado construyendo muchos proyectos. La mayoría de las veces (dado que soy un novato), tengo un diseño que simula perfectamente (simulación conductual) pero que no se sintetiza correctamente. Entonces, mi pregunta es "¿cuáles son...

Tengo un diseño de controlador Serial-ATA que funciona en casi cualquier tipo de dispositivos de la serie Xilinx 7, excepto el dispositivo Artix-7, que me da dolores de cabeza ... El diseño puro (SATA 6.0Gb / s, reloj de diseño de 150 MHz) se puede implementar en mi Artix-7 200T. Si agrego núcleos...

Tengo un proyecto que consume 34 de las macrocélulas de un Xilinx Coolrunner II. Noté que tenía un error y lo rastreé hasta esto: assign rlever = RL[0] ? 3'b000 : RL[1] ? 3'b001 : RL[2] ? 3'b010 : RL[3] ? 3'b011 : RL[4] ? 3'b100 : RL[5] ? 3'b101 : RL[6] ? 3'b110 : 3'b111; assign llever =...

Cuando se usa un FPGA normal como Xilinx Spartan 3 o Virtex 5, ¿cuántos ciclos se tarda en ejecutar una multiplicación o división de coma flotante de doble precisión de 64 bits? Por lo que yo entiendo, el FPGA no tiene un FPU duro y usted necesita crear uno usando las bibliotecas IEEE estándar u...

He estado trabajando con MCU desde los años 90, y recientemente me he aventurado en la escena FPGA con los chips de la serie Spartan6 de Xilinx. Suponiendo un diseño simple de automatización de fábrica con sensores y motores, y algo de inteligencia para vincular todo, ¿en qué tipo de dispositivo...

Encontré una placa FPGA que me gustó. Utiliza un Xilinx Spartan 6 LX45. Cuando fui a la hoja de datos de la serie Spartan 6 , solo decía que había 43,661 celdas lógicas. ¿A cuántas puertas equivale eso? O, además, ¿cómo calcularía el número de puertas totales a partir del número de celdas...