VHDL o Verilog? [cerrado]
VHDL y Verilog son los HDL del día. ¿Cuáles son las ventajas para cualquiera que no tenga experiencia con
94
Verilog es un lenguaje de descripción de hardware (HDL) utilizado para modelar sistemas electrónicos. Se usa más comúnmente en el diseño, verificación e implementación de chips lógicos digitales. También etiquete con [fpga], [asic] o [verificación] según corresponda. Las respuestas a muchas preguntas de Verilog son específicas del objetivo.
VHDL y Verilog son los HDL del día. ¿Cuáles son las ventajas para cualquiera que no tenga experiencia con
He tenido cierta experiencia con los conjuntos de herramientas FPGA / HDL como Xilinx ISE, Lattice Diamond, etc. El flujo de trabajo general es escribir Verilog / VHDL, simulación, pruebas y luego programar el FPGA. Escuché a un par de personas decir que el diseño ASIC es muy diferente. ¿Cuáles...
Tuvimos un curso FPGA / Verilog muy corto en la universidad (hace 5 años), y siempre usamos relojes en todas partes. Ahora estoy comenzando con FPGA nuevamente como un pasatiempo, y no puedo evitar preguntarme sobre esos relojes. ¿Son absolutamente necesarios o un diseño basado en FPGA puede ser...
¿Me puede recomendar una implementación legible y educativa de una CPU en VHDL o Verilog? Preferiblemente algo bien documentado. PD: Sé que puedo mirar opencores, pero estoy específicamente interesado en cosas que la gente realmente ha visto y encontrado interesantes. PS2 Perdón por las etiquetas...
Estoy interesado en aprender VHDL y Verilog. Me preguntaba si hay algún IDE gratis para
Como la comunicación serial asíncrona se extiende ampliamente entre los dispositivos electrónicos, incluso hoy en día, creo que muchos de nosotros hemos encontrado esa pregunta de vez en cuando. Considere un dispositivo electrónico Dy una computadora PCconectada con una línea serie (RS-232 o...
Tengo un curso de diseño digital en este semestre y me encanta. Ahora sé que la mayor parte del trabajo en sistemas integrados y diseño digital se realiza primero en simuladores de computadora y luego se implementa utilizando hardware. Entonces me preguntaba cómo debería aprender sobre HDL. Tengo...
Mi compilador se queja de pestillos inferidos en mis bucles combinatorios ( always @(*), en Verilog). También me dijeron que los pestillos inferidos deberían evitarse preferiblemente. ¿Qué es exactamente lo que está mal con los pestillos inferidos? Ciertamente hacen que los lazos combinatorios...
Estaba leyendo esta página http://www.asic-world.com/verilog/verilog_one_day3.html cuando me encontré con lo siguiente: Normalmente tenemos que reiniciar los flip-flops, por lo tanto, cada vez que el reloj realiza la transición de 0 a 1 (posedge), verificamos si se reafirma el reinicio (reinicio...
Todos los libros de texto que he visto explican en gran medida el hecho de que las pruebas y la verificación son dos conceptos diferentes. Sin embargo, ninguno de ellos proporciona una distinción clara (o lo suficientemente clara para mí). Para proporcionar algo de contexto, estoy interesado en la...
Esto es lo que sé sobre NPN BJT (Transistores de unión bipolar): La corriente del emisor base se amplifica HFE veces en Collector-Emitter, de modo que Ice = Ibe * HFE Vbees el voltaje entre el emisor base y, como cualquier diodo, generalmente es de alrededor de 0,65V. Sin Vecembargo, no recuerdo...
Estoy pasando por el caso de prueba Verilog y encontré una declaración assign XYZ = PQR_AR[44*8 +: 64]; ¿Qué se conoce como operador "+:"? Traté de encontrar esto en google pero no obtuve ninguna respuesta
Digamos que me dan un vector wire large_bus[63:0]de ancho 64. ¿Cómo puedo XOR las señales individuales juntas sin escribirlas todas? assign XOR_value = large_bus[0] ^ large_bus[1] ^ ... ^ large_bus[63] ? Estoy especialmente interesado en hacer esto para vectores donde el ancho se especifica...
No tengo absolutamente ninguna experiencia en lógica programable, utilizo principalmente microcontroladores en mis proyectos, pero recientemente necesitaba trabajar con video y el microcontrolador es demasiado lento para lo que necesitaba, así que comencé a jugar con CPLD. Pude obtener buenos...
Vengo de un fondo de programación y no me metí demasiado con el hardware o el firmware (a lo sumo un poco de electrónica y Arduino). ¿Cuál es la motivación al usar lenguajes de descripción de hardware (HDL) como Verilog y VHDL sobre los lenguajes de programación como C o algunos ensamblajes? ¿Es...
Para el software, el libro Design Patterns es un conjunto de patrones para hacer cosas comunes en el software y brinda a los profesionales del software una terminología común para describir algunos de los componentes que necesitan crear. ¿Existe tal libro o recurso para RTL sintetizable o RTL en...
Bloqueado . Esta pregunta y sus respuestas están bloqueadas porque la pregunta está fuera de tema pero tiene un significado histórico. Actualmente no acepta nuevas respuestas o interacciones. Me faltan dos semanas para completar mi primer curso de diseño de lógica...
Considere una expresión como: assign x = func(A) ^ func(B); donde la salida del func es de 32 bits de ancho y x es un cable de 16 bits. Quiero asignar solo los 16 bits más bajos del xor resultante. Sé que el código anterior ya lo hace, pero también genera una advertencia. El enfoque "obvio" no...
Cerrado. Esta pregunta está fuera de tema . Actualmente no está aceptando respuestas. ¿Quieres mejorar esta pregunta? Actualice la pregunta para que sea sobre el tema para el intercambio de pila de ingeniería eléctrica. Cerrado hace 5 años . Hay muchos...
Soy nuevo en Verilog y me gustaría aprender a comparar dos números. Por ejemplo, comparemos un parámetro o reg (digamos a) con el número 2 (2'b10). ¿Cómo se escribirá esto en