un flip-flop o pestillo es un circuito que tiene dos estados estables y se puede usar para almacenar información de estado.
¿Cuál es la diferencia entre un pestillo y un flip-flop? Lo que estoy pensando es que un pestillo es equivalente a un flip-flop ya que se usa para almacenar bits y también es equivalente a un registro que también se usa para almacenar datos. Pero después de leer algunos artículos en Internet,...
En los diagramas de circuitos lógicos, he visto varias convenciones para nombrar entradas y salidas de puertas lógicas y circuitos combinatorios. Sin embargo, los elementos con estado como pestillos y chanclas a menudo tienen su "estado" llamado Q. Sospecho que hay una conexión con máquinas...
Parece que hay varias definiciones diferentes de chanclas y cierres, algunas de las cuales son contradictorias. El libro de texto de Informática para el curso que enseño es probablemente el más confuso (de hecho, tengo poca fe en el libro porque es simplemente incorrecto en varios lugares). Me...
Como la comunicación serial asíncrona se extiende ampliamente entre los dispositivos electrónicos, incluso hoy en día, creo que muchos de nosotros hemos encontrado esa pregunta de vez en cuando. Considere un dispositivo electrónico Dy una computadora PCconectada con una línea serie (RS-232 o...
La pregunta: ¿Cuándo es mejor usar pestillos que chanclas en un FPGA que admite ambos? Fondo: Es un principio bien conocido que los pestillos transparentes sensibles al nivel deben evitarse en los FPGA, y los flip-flops sensibles al borde deben usarse exclusivamente. La mayoría de las...
Estoy tratando de entender chanclas y cierres. Estoy leyendo del libro Digital Logic de Morris Mano. Una cosa que no puedo entender es ¿por qué tenemos chanclas? Entiendo por qué necesitamos pestillos 'habilitados' o cerrados. ¿Pero de qué sirve el reloj? No puedo entender esto. ¿Por qué no...
En D flip flop, D significa DATOS. En SR flip flop S significa SET y R significa RESET. ¿Cuál es el significado de JK flip flop J y
¿Cuáles son las formas más simples, baratas y pequeñas de hacer que un interruptor momentáneo produzca una salida de alternancia de 2 estados (interruptor momentáneo de enclavamiento)? En otras palabras, la salida es continuamente baja, y cuando presiona momentáneamente el botón / interruptor...
Entiendo qué es la metaestabilidad, pero no entiendo cómo vincular flip flops reduce esto. Si la salida del primer flipflop es metaestable, esto se usa como entrada para el segundo. Pero no veo cómo el segundo flip flop podrá hacer algo con esta entrada y hacerla estable. ¡Gracias por...
No puedo entender cómo funciona el SR Latch. Aparentemente, conecta una línea de entrada desde R y otra desde S, y se supone que obtendrá resultados en Q y Q '. Sin embargo, tanto R como S requieren la entrada de la salida del otro, y la salida del otro requiere la entrada de la salida del otro....
En este diagrama ¿Cuál sería el estado inicial para Q? Dado que el primer NOR para S y R se basa en resultados anteriores, ¿debe haber algo para la primera iteración? NOTA: Estoy en una clase de lógica digital de primer año, por lo que la pregunta es para uso teórico (creación de tablas,...
En mis apuntes de clase sigo leyendo "no cierren el reloj". Intenté buscar en Internet, pero no puedo encontrar el significado exacto de esta
Me encontré con el flip flop RS e intenté implementarlo en un simulador y usar puertas lógicas reales. Pero todavía no estoy seguro de haber entendido correctamente el caso inestable o prohibido S = 1, R = 1 en el flip flop. ¿Alguien puede decirme qué es exactamente eso? Por cierto, he usado...
Empecé a estudiar chanclas recientemente y estoy atrapado en este punto: En algunos videos tutoriales, la gente explica el flip-flop SR de esta manera: Entonces usan puertas NAND, produciendo una tabla de transición como esta: | t | t+1 | S | R | Q | 0 | 0 | INVALID | 0 | 1 | 1 | 1 | 0 | 0 | 1...
Considere un flip flop D activado por flanco positivo con señal de entrada X con un tiempo de configuración de 20 ns y un tiempo de retención de 0 ns. ¿Cuál será el resultado? C es señal de reloj con un período de 40 ns. Durante el sexto borde positivo, vemos que los datos (o X) no son estables...
Revisé dos de mis libros de texto y consulté a mi maestro, pero nada parece aclarar mis dudas. Las dos versiones de raza que me han enseñado son: Cuando las entradas S y R de un flipflop SR están en 1 lógico, la salida se vuelve inestable y se conoce como condición de carrera. Cuando las...
Tengo problemas para entender lo que está pasando en este circuito. La pregunta pregunta "¿cuál es el valor de Q siR¯= 1R¯=1\bar{R} = 1 y S¯= 0S¯=0 0\bar{S} = 0" (como se muestra). En este caso, ¿cómo puedo determinar qué aspecto tiene Q? Me doy cuenta de que esta pregunta puede requerir el...
Ok, esta es probablemente una pregunta básica, pero entiendo cómo funcionan los pestillos SR, excepto una cosa. En la entrada R y en la entrada S puedes hacerlos 0 o 1 ... pero ¿qué pasa con las líneas de entrada a su lado (que dependen de la salida de la R o puerta o S o puerta) ...... ¿Qué hacen...
Estoy tratando de solucionar un problema en un sintetizador que tengo, un sintetizador de principios de los 80 de Roland llamado RS-09. Estoy empezando a estudiar lógica y estoy perplejo por lo que está sucediendo. En este sintetizador, se está utilizando un 4013 como un divisor de frecuencia para...
Recientemente he estado aprendiendo electrónica digital. Sé que hay puertas que realizan funciones lógicas, aprendí sobre RS-Latch, D-Latch y Master-Slave-D-Flip-Flop. Ahora que puedo realizar funciones lógicas y almacenar estados, puedo crear una máquina de estados finitos (por ejemplo, un...