¿Por qué el estado S = 1, R = 1 está prohibido en el flip flop RS?

10

Me encontré con el flip flop RS e intenté implementarlo en un simulador y usar puertas lógicas reales. Pero todavía no estoy seguro de haber entendido correctamente el caso inestable o prohibido S = 1, R = 1 en el flip flop. ¿Alguien puede decirme qué es exactamente eso?

Por cierto, he usado puertas NAND de 2 entradas para implementar el flip flop. ¿Cuál es la diferencia entre el flip flop de la puerta NAND y el flip flop de la puerta NAND?

digital-logic flipflop Mohammed Fawzan
fuente

Respuestas:

11

Suponga puertas lógicas ideales (sin retraso de propagación) como esta (imagen de wikipedia ):

ingrese la descripción de la imagen aquí

Sabemos que la salida de la puerta NOR es 1 si y solo si ambas entradas son 0; y 0 de lo contrario.

Cuando S = 1, Q = 1 y, por lo tanto, ; cuando R = 1, Q = 0 y .Q¯=0Q¯=1

Pero si establece R y S en 1, tenemos que Q = 0 y al mismo tiempo. Esto contradice la relación . En el mundo real, una de las puertas alcanzará primero el estado 1 y el resultado será impredecible.Q¯=0Q=Q¯

Para el flip-flop RS basado en NAND, se puede mostrar lo mismo cuando R = S = 0, escribiendo las ecuaciones lógicas apropiadamente.

Renan
fuente
2
¿Por qué una puerta alcanzaría el estado 1 en el mundo real? ¿Seguiría estando prohibido si no nos importa la relación Q =! Q?
Bilow
Eléctricamente, se permite que tanto Q como Qbar sean cero simultáneamente. Viola el propósito lógico de tener ambas salidas y hacer que sean desiguales, pero no es realmente una contradicción en lo que respecta a las puertas NOR.
Aaron Franke
6

Afirmar Ssignifica 'establecer la salida a 1'. Afirmar Rsignifica 'establecer la salida a 0'. Decirle al flop que conduzca simultáneamente a 0 y 1 al mismo tiempo no tiene sentido, por eso está prohibido.

Tim
fuente
1

Tener ambas entradas altas plantea dos problemas:

  • Las salidas Q y / Q serán bajas, pero la lógica descendente puede esperar que / Q siempre sea lo opuesto a Q. Dependiendo de la lógica descendente, el hecho de que Q y / Q se reduzcan puede o no plantear un problema real, pero es algo que debe tenerse en cuenta.

  • Cuando la primera entrada baja, lo hace, si la otra entrada no permanece alta hasta que los efectos del primer cambio se hayan filtrado a través del circuito, el comportamiento del circuito no estará bien definido hasta que al menos una de las entradas vaya alto de nuevo.

La forma más sencilla de evitar el segundo problema descrito anteriormente es nunca hacer que ambas entradas suban simultáneamente o por intervalos superpuestos.

Super gato
fuente