¿Cómo se crean las puertas lógicas electrónicamente?

27

Entonces tenemos compuertas AND, NOT, NAND, NOR, OR, pero ¿cómo se crean electrónicamente / eléctricamente?

Por ejemplo, ¿qué hace que la puerta NO invierta el valor?

usuario17534
fuente
44
Fuera de transistores .
Dean
Aquí hay una publicación de blog que escribí que muestra cómo hacer físicamente los circuitos de los transistores y explica por qué funcionan. Me resultó más fácil de entender después de hacer prácticamente eso, en lugar de solo leer la teoría. Los circuitos se basan en diagramas de aquí .
insano10

Respuestas:

61

He convertido esto en un wiki comunitario para que podamos recopilar implementaciones geniales de compuertas lógicas a las que hacer referencia en el futuro.

Para empezar tienes que entender los transistores de una manera simple. Me ocuparé de CMOS, ya que el 99% de toda la lógica que ha existido (en número) existe como CMOS.

Hay dos tipos de transistores utilizados, PMOS y NMOS, aquí están sus símbolos: Figura 1

Los transistores son fuentes / sumideros de corriente controlados eléctricamente. El PMOS generará corriente (la línea punteada en el diagrama muestra el flujo de corriente cuando está encendido) desde una fuente de alimentación (unida a la fuente) a través del drenaje y hacia otros circuitos cuando el voltaje de la puerta es MENOR que la fuente. El NMOS hundirá la corriente en el suelo a través del drenaje hacia la fuente (que en este caso debe considerar como un sumidero).

Tenga en cuenta que me he tomado algunas libertades para nombrar en aras de la claridad.

PMOS generalmente está conectado a un voltaje positivo y NMOS generalmente está conectado a voltajes negativos generalmente a tierra.

Curiosamente, puede apilar los dispositivos para realizar varias funciones. Apilar dos PMOS proporciona una fuente de corriente controlada por dos voltajes, apilar dos NMOS proporciona un sumidero de corriente controlado por dos voltajes.

ingrese la descripción de la imagen aquí

Observe que tanto el voltaje en A (lo llamaremos A) como B AMBOS deben estar por debajo de + V para que la corriente fluya. Observe también que tanto C como D tienen que ser más altos que Tierra (ese divertido símbolo de triángulo sombreado) para que la corriente se hunda (¿hundida?). Podrías decir "Tanto A como B tienen que ser bajos para que fluya la corriente" y "Ambos C y D deben ser altos para que fluya la corriente".

Al igual que puede "apilar" (en realidad poner en serie), puede dispositivos paralelos. ingrese la descripción de la imagen aquí

Podría decir que "ya sea A o B puede ser bajo para que fluya la corriente" para el PMOS y podría decir que "C o D puede ser alto para que fluya la corriente" para el circuito NMOS.

Notarás que ya estamos usando un lenguaje lógico para describir la función (AND, OR), así que ahora podemos comenzar a unir circuitos.

Primero fuera del inversor:

ingrese la descripción de la imagen aquí

Cuando Vin está en tierra, el PMOS está encendido y puede generar corriente, pero el NMOS está apagado y no puede hundir la corriente. Como resultado, el pin Vout intenta poner carga en cualquier capacitancia disponible y carga esa capacitancia hasta que alcanza el nivel V +.

Del mismo modo, cuando el Vin es alto, el NMOS está encendido y puede absorber corriente, pero el PMOS ahora está apagado y no puede generar corriente. Como resultado, el pin Vout intenta quitar la carga de cualquier capacitancia disponible y descarga esa capacitancia hasta que alcanza el nivel del suelo.

Un "alto" en la entrada da un "bajo" en la salida, un "bajo" en la entrada da un "alto" en la salida. Se invierte!

Si observa el símbolo tanto del PMOS como del NMOS, verá que la puerta se ve como un condensador en el símbolo. Esto es deliberado ya que un transistor MOS ES un condensador y es principalmente esta capacidad la que se carga y descarga durante la operación. La corriente es el flujo de carga por tiempo y la capacitancia es el almacenamiento de carga por voltaje. Los transistores convierten el voltaje de la puerta en corrientes controladas que luego cargan y descargan las capacitancias de la puerta que convierten ese cambio de carga nuevamente en un cambio de voltaje.

Ahora, para las dos primeras puertas de entrada, la puerta NAND:

ingrese la descripción de la imagen aquí

La "pila" NMOS solo hundirá corriente bajo una condición, y eso es cuando AMBOS A y B son altos. Observe que, para esa condición, AMBOS PMOS están apagados (es decir, no generan corriente). Entonces, en esa condición, Vout hundirá la corriente y el Vout será bajo.

En todas las demás condiciones, al menos uno de los PMOS se abastecerá de corriente y la pila NMOS no podrá hundir la corriente. La salida se carga y Vout = alto.

A B Out
0 0 1
0 1 1
1 0 1
1 1 0

Esta tabla de verdad muestra que si no (A&B) también conocido como NAND. 0 = gnd, 1 = V +.

Para convertirse en una compuerta AND solo necesita invertir la salida.

ingrese la descripción de la imagen aquí

Y es la tabla de verdad:

A B Out
0 0 0
0 1 0
1 0 0
1 1 1

Y luego la puerta NOR

ingrese la descripción de la imagen aquí

Espero que ahora puedas obtener la tabla de la verdad tú mismo.

C D Out
0 0 1
0 1 0
1 0 0
1 1 0

Hay una simetría agradable de NOR a NAND. La estructura es una simple inversión.

Ahora el quirófano

ingrese la descripción de la imagen aquí

y tabla de verdad

C D Out
0 0 0
0 1 1
1 0 1
1 1 1

Ampliar los diseños a entradas de orden superior es fácil, como lo muestra una NAND de 3 entradas.

ingrese la descripción de la imagen aquí

Al colocar NMOS y PMOS en combinaciones serie / paralelo, puede implementar varias funciones lógicas a nivel de transistor. Esto se hace a menudo para la eficiencia del área, la eficiencia energética o incluso para la velocidad. Estas funciones no necesitan ser estrictamente AND, OR o Xor. Lo siguiente se conoce como puerta AND / OR:

ingrese la descripción de la imagen aquí

y tiene la siguiente tabla de verdad.

C A B Out
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

Al menos que piense que esta es la única forma de implementar estas funciones, presentaré un dispositivo que se llama puerta de transmisión.

ingrese la descripción de la imagen aquí

Tanto las puertas NMOS como PMOS deben ser conducidas en oposición para que funcionen correctamente.

Aquí hay un circuito de muestra de lo que puede hacer con un NMOS adicional.

ingrese la descripción de la imagen aquí

Aquí / A = No (A) en lógica digital

A + B = A O B

A * B = A y B

Por lo tanto, puede ver que solo con 3 transistores puede implementar A o B. Tenga en cuenta que este circuito tiene efectos secundarios graves y generalmente no se usa. Pero es ilustrativo, sin embargo.

Aquí hay una colección completa de funciones lógicas basadas en TG:

ingrese la descripción de la imagen aquí

También hay Pass-Transistor-Logic o PTL. Un ejemplo de tal:PTL

marcador de posición
fuente
13
Lo escribí yo mismo porque EESE está destinado a ser autónomo y los enlaces generalmente están mal vistos. Además, lo convertí en un wiki de la comunidad para que en el futuro se puedan recopilar ideas interesantes aquí.
marcador de posición el
1
Súper respuesta !!!
wim
2
Vale la pena señalar que muchas situaciones requieren una función para NANDAR juntas las salidas de algunas puertas OR, o NOR juntas las salidas de algunas puertas NAND. Se (A or B) nand (C or D)puede implementar una expresión como en un solo nivel de lógica usando ocho transistores, mucho más eficientemente que usando dos compuertas "o" completas y NAND'ing el resultado.
supercat
¿Cuáles son los "efectos secundarios graves" de la implementación de TG OR?
apalopohapa
@apalopohapa: El mayor efecto secundario es que los circuitos lógicos TG a veces pueden retroceder sus entradas, al menos momentáneamente. Creo que "/ A" en la parte superior de "TG" o implementación debería ser "/ B". Suponga que ese es el caso, y tanto A como B comienzan bajo. Inicialmente, A y B estarán conectados a la salida y, por lo tanto, entre sí . Si se produce un flanco ascendente en A antes de un flanco descendente en / A, entonces la corriente de A podrá fluir de regreso a B. Tales reflujos, incluso si son breves, pueden causar comportamientos de circuito no deseados.
supercat
2

La puerta NOT en particular en CMOS consiste en dispositivos complementarios PMOS y NMOS que están configurados para invertir la salida.

El mejor consejo que puedo darle es mirar el libro Circuitos integrados digitales . Tiene todo lo que desea saber sobre cómo diseñar la lógica a nivel de transistor.

Gustavo Litovsky
fuente
2

Usando RTL (Lógica Resistor-Transistor).

Además, algunas puertas se hacen combinando puertas. Por ejemplo, un XOR es un (OR) AND (NOT AND). Además, una NAND es solo un AND invertido.

Un inversor y un NOR: http://en.wikipedia.org/wiki/Resistor%E2%80%93transistor_logic
Un OR es un NOR invertido.
Un AND es un NOR con entradas invertidas.
Una NAND es un AND invertido.
Un XOR es un OR ANDed con una NAND.
Un NXOR es un XOR invertido, o un AND OR con un NOR.


fuente
1

Probablemente lo entenderá mejor si tiene una representación visual de lo que sucede en las puertas lógicas. Uno de los mejores lugares para esto es este excelente simulador interactivo falstad . Está basado en Java y se ejecuta desde su navegador.

zzz
fuente