He navegado por varias webs de fabricantes de ASIC, pero no he encontrado un número real. Supongo que habría un costo fijo asociado con la creación de máscaras y tal, y luego habrá un costo por unidad. Nota: que realmente no quiero tener un ASIC hecho, solo tengo
VHDL y Verilog son los HDL del día. ¿Cuáles son las ventajas para cualquiera que no tenga experiencia con
He tenido cierta experiencia con los conjuntos de herramientas FPGA / HDL como Xilinx ISE, Lattice Diamond, etc. El flujo de trabajo general es escribir Verilog / VHDL, simulación, pruebas y luego programar el FPGA. Escuché a un par de personas decir que el diseño ASIC es muy diferente. ¿Cuáles...
¿Me puede recomendar una implementación legible y educativa de una CPU en VHDL o Verilog? Preferiblemente algo bien documentado. PD: Sé que puedo mirar opencores, pero estoy específicamente interesado en cosas que la gente realmente ha visto y encontrado interesantes. PS2 Perdón por las etiquetas...
Estoy interesado en aprender VHDL y Verilog. Me preguntaba si hay algún IDE gratis para
Construí un contador mod-16, y el resultado de salida es un INTEGER (todos los ejemplos que vi usaban INTEGER). Construí un decodificador de pantalla hexadecimal a 7 segmentos, y su entrada es un STD_LOGIC_VECTOR (lo escribió de esa manera porque era fácil mapear la tabla de verdad). Me gustaría...
Bloqueado . Esta pregunta y sus respuestas están bloqueadas porque la pregunta está fuera de tema pero tiene un significado histórico. Actualmente no acepta nuevas respuestas o interacciones. Estoy buscando algo con lo que pueda jugar pero no gastar demasiado. No soy...
Me pregunto cuál es la diferencia entre un componente y una entidad. Me gustaría saber en qué casos es mejor usar componentes en lugar de entidades. Muchas
Tengo un curso de diseño digital en este semestre y me encanta. Ahora sé que la mayor parte del trabajo en sistemas integrados y diseño digital se realiza primero en simuladores de computadora y luego se implementa utilizando hardware. Entonces me preguntaba cómo debería aprender sobre HDL. Tengo...
¿Cuál es la principal diferencia entre RTL y HDL? Para ser sincero, lo busqué / busqué en Google, pero la gente está dividida en sus opiniones. Recuerdo que uno decía que HDL es el lenguaje informático utilizado para describir un circuito digital y, cuando es sintetizable, se considera...
Parece que el mundo ha decidido que std_logic(y std_logic_vector) son la forma predeterminada de representar bits en VHDL. La alternativa sería std_ulogic, que no está resuelta. Esto me sorprende porque por lo general, estás no describir un bus , por lo que usted no quiere que los conductores...
Vi una buena pregunta de entrevista para VHDL: crea un sistema que recibe un número y detecta si se puede dividir entre 5 sin resto. Traté de resolver eso con una máquina de estado (supongo que no quieren que uses mod o rem ) y aunque tuve éxito inicial (números como 5, 10, 15 y números como 20,...
Leí en alguna parte que un código VHDL incorrecto puede provocar daños FPGA. ¿Es posible dañar un FPGA con código VHDL? ¿Qué tipo de condiciones causarían esto y cuáles son los peores
Mi compilador se queja de pestillos inferidos en mis bucles combinatorios ( always @(*), en Verilog). También me dijeron que los pestillos inferidos deberían evitarse preferiblemente. ¿Qué es exactamente lo que está mal con los pestillos inferidos? Ciertamente hacen que los lazos combinatorios...
Tengo que estudiar VHDL desde 0 y me gustaría tener una opción que se ejecute bajo un kernel de Linux en lugar de NT / Windows: ¿algún consejo? También puedo apreciar algunos buenos enlaces a buenos recursos VHDL para principiantes,
Actualmente estoy en el proceso de diseñar una CPU simple en VHDL usando Xilinx ISE e ISIM. La parte de diseño está yendo notablemente bien, pero parece que no puedo encontrar una manera de hacer la verificación de manera consistente. En este momento tengo un banco de pruebas VHDL que actualizo...
El título resume bastante bien mi pregunta: ¿Hay algún entorno nativo de Mac OS X para comenzar a usar VHDL /
Estoy un poco confundido sobre si debería usar enteros en VHDL para señales de síntesis y puertos, etc. Uso std_logic en los puertos de nivel superior, pero internamente estaba usando enteros a distancia en todo el lugar. Sin embargo, me topé con algunas referencias a personas que dicen que solo...
Soy un estudiante de EE y puedo escribir programas [al menos simples] en más idiomas de los que tengo en los dedos. Acabo de empezar a aprender VHDL y me preguntaba qué sería un buen proyecto para conocer realmente el idioma y las herramientas relevantes. Tengo problemas para encontrar uno porque...
Todos los libros de texto que he visto explican en gran medida el hecho de que las pruebas y la verificación son dos conceptos diferentes. Sin embargo, ninguno de ellos proporciona una distinción clara (o lo suficientemente clara para mí). Para proporcionar algo de contexto, estoy interesado en la...