Preguntas etiquetadas con system-verilog

15

¿Cuál es la diferencia entre prueba y verificación?

Todos los libros de texto que he visto explican en gran medida el hecho de que las pruebas y la verificación son dos conceptos diferentes. Sin embargo, ninguno de ellos proporciona una distinción clara (o lo suficientemente clara para mí). Para proporcionar algo de contexto, estoy interesado en la...

8

¿Por qué los retrasos no se pueden sintetizar en Verilog?

Siempre he leído que los retrasos declarados en el código RTL nunca se pueden sintetizar. Están destinados solo para fines de simulación y las herramientas de síntesis modernas simplemente ignorarán las declaraciones de retrasos en el código. Por ejemplo: x = #10 y;será considerado como x = y;por...

verilog vlsi system-verilog asic

8

¿Diferencia entre >> y >>> en verilog?

¿Cuál es la diferencia entre >>y >>>en verilog / system verilog? Sé que ==solo prueba 1 y 0, mientras que ===prueba 1, 0, X, Z. Entonces, ¿cómo es eso similar al operador de

verilog system-verilog data-operator