Tengo problemas para hacer que un diseño FPGA relativamente simple (para un Altera Cyclone IV) cumpla con el tiempo para la lógica impulsada por un reloj de 250 MHz. Esto me hace preguntarme cómo los microprocesadores comerciales (como el Intel Core i7) logran cumplir el tiempo en frecuencias de...
He estado trabajando con MCU desde los años 90, y recientemente me he aventurado en la escena FPGA con los chips de la serie Spartan6 de Xilinx. Suponiendo un diseño simple de automatización de fábrica con sensores y motores, y algo de inteligencia para vincular todo, ¿en qué tipo de dispositivo...
Cuando se usa un FPGA normal como Xilinx Spartan 3 o Virtex 5, ¿cuántos ciclos se tarda en ejecutar una multiplicación o división de coma flotante de doble precisión de 64 bits? Por lo que yo entiendo, el FPGA no tiene un FPU duro y usted necesita crear uno usando las bibliotecas IEEE estándar u...
Encontré una placa FPGA que me gustó. Utiliza un Xilinx Spartan 6 LX45. Cuando fui a la hoja de datos de la serie Spartan 6 , solo decía que había 43,661 celdas lógicas. ¿A cuántas puertas equivale eso? O, además, ¿cómo calcularía el número de puertas totales a partir del número de celdas...
Cuando escribo Verilog, utilizo una variedad de "linters" que darán errores y advertencias. Estos son mi simulador (ModelSim), mi compilador (Quartus II), junto con un linter (Verilator). Juntos, tengo una buena cobertura para problemas comunes, como desajustes de tamaño de bus y cierres...
Considerando que hice una arquitectura para hacer algo específico, escribí en vhdl, por ejemplo. ¿Puedo 'quemarlo' en un chip fpga, para siempre? ¿O cómo debo hacerlo, protegiendo la propiedad intelectual sabiendo que puede leerse desde la memoria flash
Sé que la combinación FPGA-DSP se usa típicamente para electrónica de potencia de alta gama / ultrasonido / MRI / etc. ¿Es posible que el procesador blando reemplace completamente el DSP incluso en FPGA de gama baja como Spartan 3/6? Agregado: ¿Cuál sería la razón para tener múltiples procesadores...
Estoy trabajando para mejorar y limpiar un diseño FPGA grande ya funcional que tiene un bus de datos de 64 bits. Una de las preguntas que surgieron es: "¿deberíamos hacer la transición de todos nuestros autobuses a AXI4Lite / APB, o deberíamos dejarlos como están?" Algunos son AXI4Lite y otros...