¿Es la puerta lógica NAND perfectamente simétrica?

8

En otras palabras: si intercambiamos A y B, ¿Q se comportará exactamente igual en DC y análisis transitorio?

ingrese la descripción de la imagen aquí

digital-logic logic-gates cmos spice nand Vahram Voskerchyan
fuente
77
El hecho de que M2 esté referenciado en tierra y M1 no lo esté podría marcar una pequeña diferencia
BeB00

Respuestas:

10

Habrá una diferencia muy pequeña en ese circuito debido a las diferencias en VGS en la pila N mientras el circuito está hundiendo corriente durante la conmutación. M1 será marginalmente más lento que M2 en algunas condiciones.

Sin embargo, es probable que haya otros factores, por ejemplo, en cómo se distribuye el circuito, que tendrán un efecto igualmente grande.

Definir perfecto. Gran parte de lo que hacemos en EE es sobre modelar. El modelo nunca es perfecto y, en la mayoría de los niveles de abstracción, el comportamiento de este circuito se consideraría simétrico. Si dejamos que nos afecten diferencias muy pequeñas en un circuito que normalmente incluiría decenas de estas puertas, nunca lograremos hacer nada.

RoyC
fuente
11

Depende del medio ambiente.
Tal vez en su circuito anterior y en un FPGA sean iguales, pero en una biblioteca ASIC encontrará diferencias entre las diversas entradas.

Viejo pedo
fuente
Intenté cambiar las entradas intercambiándolas entre sí y obtuve exactamente el mismo resultado, por eso creo que es simétrico. Pero no puedo encontrar un buen razonamiento.
Vahram Voskerchyan
@VahramVoskerchyan Esa es una lógica defectuosa (ow). Considere esto: si creara una NAND que no fuera simétrica, digamos que tuviera requisitos de voltaje diferentes para una de sus entradas, ¿seguiría siendo una NAND?
candied_orange
@CandiedOrange Pero hay puertas lógicas asimétricas. Pseudo NMOS NAND por ejemplo (si no me equivoco).
Vahram Voskerchyan
Ese es el punto. Es una lógica defectuosa (ow) argumentar que una NAND simétrica significa que todas las NANDS son simétricas.
candied_orange
Ambos transistores PMOS M3 y M4 influirán en la salida a través de su Cgd durante la conmutación. Sin embargo, solo el transistor NMOS M1 puede hacer lo mismo. Por lo tanto, durante la conmutación, M1 y M2 influirán en los picos de manera diferente. El umbral de conmutación necesario también será ligeramente diferente. Los vgs de ambos transistores no son iguales, incluso si A y B tienen el mismo voltaje. Esto se debe a que M2 también necesitará un cierto vds para conducir la corriente.
Vahram Voskerchyan
3

Como los dispositivos M1 y M2 están en una configuración diferente, habrá una diferencia entre las entradas A y B.

Sin embargo, es posible que tenga que mirar muy duro y con cuidado para ver los efectos de tiempo o umbral de esa diferencia.

Cuando diseña una puerta lógica en un sistema, trabaja en las especificaciones máximas, pero espera que se comporte más cerca de lo típico. A menudo hay una variación de 2: 1 o incluso 3: 1 entre las especificaciones máximas y típicas. Es probable que cualquier diferencia en el rendimiento entre las entradas A y B sea mucho menor que la diferencia entre los tiempos máximo y típico.

Neil_UK
fuente
Entonces, ¿podemos decir que nuestro circuito es simétrico con algunas variaciones?
Vahram Voskerchyan
No. En términos lógicos, es nominalmente simétrico. En términos analógicos, no está lejos de ser simétrico.
Neil_UK
0

Si le importa el procesamiento de pulso de precisión, como al construir FlipFlops de un detector de frecuencia de fase y PFD de baja fluctuación, debe comprender todas las diversas formas en que las cargas lucharán dentro del circuito y permanecerán alojadas para alterar el siguiente pulso, para causar variaciones de retardo entre impulsos y por lo tanto jitter determinista.

analogsystemsrf
fuente
0

Una vez hice un chip con compuertas NAND asimétricas a propósito, para un sumador de transporte de ondas en el que la velocidad de una entrada necesitaba ser optimizada, y la otra no tanto.

Entonces no, no necesariamente simétrico. Pero por lo general casi.

Dick Lyon
fuente