¿Por qué la antigua lógica PMOS / NMOS necesitaba múltiples voltajes como +5, -5 y +12 voltios? Por ejemplo, procesadores Intel 8080 antiguos, DRAM antiguas, etc. Estoy interesado en las causas a nivel físico / de diseño. ¿Cuál fue el propósito de estos voltajes adicionales? Sí, esta pregunta es...
Hace unos días estaba considerando usar un pequeño MOSFET de canal P en un diseño mío, pero no pude encontrar una pieza adecuada. Las especificaciones que estaba buscando eran algo como lo siguiente: (corriente continua de drenaje)ID=−500mAID=−500mAI_D = -500mA (voltaje de fuente de puerta,...
Estoy tratando de reducir la disipación de energía de un interruptor de lado alto MOSFET de canal P. Entonces mi pregunta es: ¿Hay alguna forma de modificar este circuito para que el MOSFET del canal P esté siempre "completamente encendido" (modo triodo / óhmico) sin importar la carga? Edición...
En la escuela, me enseñaron sobre los transistores PMOS y NMOS, y sobre los transistores de modo de mejora y agotamiento. Aquí está la versión corta de lo que entiendo: Mejora significa que el canal está normalmente cerrado. El agotamiento significa que el canal está normalmente abierto. NMOS...
Llevo varias semanas buscando en EESE y Google una solución a este problema, y aunque encontré algunas propuestas que parecían prometedoras, la implementación en el mundo real no cumplió con las expectativas. Tengo un regulador de voltaje en una placa con capacitancia de entrada de 10uF, para...
La salida en un PMOS es la siguiente: I/P O/P 0 1 1 0 ¿Por qué no puedo usar esto en lugar de usar un CMOS para invertir la lógica? (Por favor explique en términos simples ya que soy un principiante en este tema y