¿Por qué la antigua lógica PMOS / NMOS necesitaba múltiples voltajes como +5, -5 y +12 voltios? Por ejemplo, procesadores Intel 8080 antiguos, DRAM antiguas, etc.
Estoy interesado en las causas a nivel físico / de diseño. ¿Cuál fue el propósito de estos voltajes adicionales?
Sí, esta pregunta es sobre cosas que se usaron hace 35 años.
El 8080 utilizaba tecnología solo nMOS (sin CMOS = pMOS y nNMOS). Cuando usa solo dispositivos nMOS (o pMOS), tiene un par de opciones para construir una celda de inversor lógico (consulte el capítulo 6.6 de este documento , mi respuesta se basa mucho en esta fuente):
Transistor nMOS y resistencia pull-up. Simple, pero no es bueno en un IC porque la resistencia ocuparía mucho espacio en el silicio.
Transistor nMOS y un segundo transistor nMOS saturado en lugar de la resistencia pull-up. No está mal, pero el voltaje de salida de alto nivel se mantendrá un voltaje umbral V GS, por debajo del voltaje de suministro. (Nota: V GS, th es el voltaje entre la puerta y la fuente de un FET que solo encenderá el FET).
Transistor nMOS y un segundo transistor no saturado (= lineal) en lugar de la resistencia pull-up. El voltaje de salida de alto nivel oscilará hasta V DD , pero esto tiene el costo adicional de un voltaje adicional V GG con V GG > V DD + V GS, th . Esta es la razón del riel de +12 V.
Transistor nMOS con un segundo transistor tipo n de modo de agotamiento en lugar de la resistencia de carga. No se necesita un riel de suministro adicional, pero la tecnología es más sofisticada porque se necesitan dos transistores dopados de manera diferente en el mismo chip.
Parece que el 8080 usa la opción número 3.
La razón del riel negativo (-5 V) podría ser el sesgo necesario para una configuración de cascode. Esto aumentaría la velocidad de conmutación a costa de un riel de suministro adicional. Solo puedo adivinar aquí porque no he encontrado ninguna fuente que me diga que el 8080 realmente usa etapas conectadas con cascode. Cubrir el cascode sería otra historia; Esta configuración se utiliza para amplificadores lineales, interruptores lógicos, traductores de nivel o interruptores de potencia .
Aquí hay un ejemplo de un circuito de compuerta NMOS NAND de "modo de agotamiento" que encontré en Wikipedia (en alemán):
El transistor superior se usa en modo de agotamiento para proporcionar una carga que se aproxima a una fuente de corriente y equilibra los tiempos de subida y bajada. Debido a los voltajes de umbral más altos de la tecnología MOS temprana, es posible que se haya necesitado un suministro de 12 V para proporcionar una polarización adecuada para la puerta de la resistencia de carga. El suministro de -5 V podría haberse utilizado para sesgar las compuertas traseras (o nodos de sustrato) de todos los FET con el fin de obtener el régimen operativo deseado.
Estoy haciendo esto una respuesta Wiki porque algo de lo que he dicho es especulación en lugar de hechos concretos y estoy seguro de que alguien aquí puede mejorarme o corregirme.
fuente
Diseñé para la tecnología NMOS de 12 voltios hace algunos años. Utiliza transistores de canal n saturados para los pull-ups. Como lo describió un contribuyente anterior (enumere el ítem # 2 en esta respuesta ), esto limita el voltaje de salida a un Vt más bajo que VDD. El suministro de 5 voltios se utiliza para interactuar con TTL. El suministro de -5V se utiliza para sesgar el sustrato y llevar el Vt a un valor útil. Sin el voltaje de polarización, el Vt es de aproximadamente 0V.
fuente
La respuesta breve es que debe estudiar la disposición del circuito de un dispositivo adecuado para ver el diseño, y de esto posiblemente pueda averiguar por qué.
Mi intuición es que el diseño requiere una interfaz con 5v TTL, pero el dispositivo en sí no funcionará a este voltaje, exactamente cómo funciona requiere un ejemplo adecuado para estudiar.
Esto es más fácil decirlo que hacerlo, ya que puedo encontrar muy pocos detalles en la web.
Lo que sí encontré fue una gran cantidad de información sobre el 8008, que es anterior al 8080 por un par de años, esta información incluye ... un esquema parcial, que puede encontrar aquí.
http://www.8008chron.com/Intel_MSC-8_April_1975.pdf
Eche un vistazo a las páginas 29 y 30 (estos son los números de página del pdf, no el manual escaneado a mano) e incluso la página 5 si desea ver cómo está físicamente construido.
Puedes encontrar más información aquí.
http://www.8008chron.com/intellecMDS_schematic.pdf
No espero ninguna recompensa por esto, ya que no he respondido directamente a la pregunta, pero espero que te indique el camino correcto.
fuente