Eche un vistazo a esta placa de evaluación para un amplificador de RF de ganancia variable ( hoja de datos ):
J5-J10 están diseñados para conectarse a la alimentación de CC (con la excepción de J6, que es un voltaje de control analógico de CC). Todas estas líneas tienen tres condensadores en paralelo. Tome la traza conectada a J10, por ejemplo. En su camino desde J10 al pin en el chip, pasa por estos tres condensadores:
- Un condensador de 2.2 µF en un paquete grande (llamado "CASO A" en la hoja de datos)
- Un condensador de 1000 pF en un paquete 0603
- Un condensador de 100 pF en un paquete 0402
¿Por qué se usan tres tapas paralelas en lugar de una tapa de 3.3 µF? ¿Por qué todos tienen un tamaño de paquete diferente? ¿Es importante el orden (es decir, es importante que los condensadores de menor valor estén más cerca del chip?
fuente
Cada uno de esos condensadores tiene un ESL / ESR más bajo a una frecuencia diferente. En una aplicación estándar, uno elegiría un condensador para tener el ESL / ESR más bajo a la frecuencia de las fluctuaciones esperadas de la línea de alimentación. Sin embargo, en sistemas donde hay un rango de frecuencias en el que la línea de alimentación podría fluctuar, el diseñador puede optar por múltiples condensadores para "cubrir" los diferentes rangos de frecuencia. Es solo una forma de minimizar el ESL / ESR de los condensadores de derivación en una amplia gama de frecuencias, maximizando así su efectividad.
fuente