Tapa de desacoplamiento: ¿más cerca del chip pero con vía o más lejos sin vía?

10

Esto puede "otra" pregunta sobre el desacoplamiento, pero la pregunta es bastante precisa y no puedo encontrar una respuesta.

Tengo un QFN de 40 pines donde necesito desplegar las señales y luego colocar decenas de tapas de desacoplamiento. Para empeorar las cosas, el IC se encuentra en un zócalo que ocupa 8 veces el área del QFN (5 mm x 5 mm). (El zócalo ocupa mucha área pero no agrega parásitos significativos; tiene una clasificación de hasta 75 GHz). En la misma capa no puedo colocar componentes dentro de un radio de ~ 7 mm. La parte posterior también está restringida debido a los orificios de montaje del zócalo, pero al menos puedo usar bienes raíces parciales en la parte posterior. Pero necesitaría bajar para eso. Sin embargo, podría colocar el 50% de los condensadores en la paleta de tierra térmica que también creé debajo del chip en la parte posterior.

Ahora he leído varias veces que no debería haber una vía entre la tapa de acoplamiento y el pasador. Pero que es peor? ¿Vía o más cable?

En términos de inductancia, un trazo de 7 mm sería de alrededor de 5-7nH ( http://chemandy.com/calculators/flat-wire-inductor-calculator.htm ). Un agujero de 22mil de diámetro / 10mil está muy por debajo de 1nH ( http://referencedesigner.com/rfcal/cal_13.php ).

divB
fuente
Si tiene que comprometer y usar las vías entre el desacoplamiento y el pin, también puede usar las vías múltiples. Estás hablando del conector RF, pero no mencionaste las frecuencias (analógicas) o los tiempos de subida típicos (digitales) con los que estás trabajando.
Gommer
44
¿Es este un tablero de 6 capas o más? Si es así, haga que sus capas de poder estén bien acopladas. Tendrán un efecto de desacoplamiento más fuerte que los condensadores físicos. Luego puede colocar sus gorras más lejos y no tener que preocuparse demasiado.
efox29
Parece que tienen una opción sin agujeros de montaje, por lo que le devolvería algo de bienes raíces
anon
@ efox29: ¡Ese es un punto interesante! Todavía está en proceso y puedo hacer muchas capas "arbitrarias". El problema: tengo al menos 6 voltajes a bordo y el chip QFN en cuestión usa dos de ellos. El área probablemente no es demasiado grande. ¿Podría explicar cómo implementaría esto? Qué orden de capa, múltiples suministros en una capa frente a no, etc.
divB
@ efox29: acabo de ver la herramienta Altera PDN. Parece que los aviones tienen que abarcar todo el tablero (como 10000x10000 mil) para que surta efecto. Eso simplemente no es posible para mí con tantos suministros.
divB

Respuestas:

6

No te preocupes demasiado, se trata de minimizar esa inductancia. Eso no siempre se traduce en distancia. Si yo fuera usted, tomaría medidas para minimizar todas las contribuciones a la inductancia total de la ruta entre el pasador y la tapa. No mencionas a qué velocidad funciona tu chip, pero sí dices que está en un QFN. Solo digo eso porque a veces nos obsesionamos con agregar desacoplamiento cuando el paquete en sí es una limitación.

Entonces, ¿qué tan loco quieres ponerte? Vamos a minimizar cada sección. Comenzando con los límites, puede elegir un paquete de inductancia más baja, por ejemplo, un 306 (603 girado hacia los lados), 201s si puede obtener sus valores, límites de MLCC o hay una variante X2Y para desacoplamiento y aterrizaje de RF.

A continuación, la estrategia de montaje, si una vía es buena, ¿por qué no dos? Vias más paralelas deberían ser una impedancia más baja. Si está haciendo 0306, o 201 tapas de estilo, asegúrese de hacer la vía al truco lateral, nuevamente tratando de minimizar el área del bucle.

Ok, ahora digo que los pongas en la parte superior. Haga que parte de su capa superior sea una inundación de cobre para el lado de potencia. Luego, en la siguiente capa, 5 mil o menos por debajo de la parte superior, haga que GND. Use múltiples gnd vias en los pines del zócalo. Esto le dará una buena ruta de baja impedancia desde las tapas anteriores a esos pines. Hice un análisis una vez en la sección HS de un FPGA. Una agradable estructura de plano apretado y tapas como las que describí, superaron el rendimiento de los condensadores directamente debajo de las partes usando múltiples vías.

Finalmente, si quieres sentirte mejor al respecto, puedes hacer alguna simulación o análisis. Hay muchos temas escritos sobre diseño de PDN por ahí. Si no tiene un simulador, consulte la herramienta gratuita de Excel PDN de Altera . La guía de diseño tiene información realmente agradable.

He usado esos enchufes antes de que sean bastante agradables, y también he insistido sobre dónde poner las tapas.

Some Hardware Guy
fuente
¡Gran respuesta y la herramienta PDN de Aterra es increíble! Tengo alrededor de 7 voltajes de polarización (que también necesitan decapitar) y 2 suministros en el pequeño QFN (con enchufe) para que pueda imaginar lo abarrotado que está. Por lo tanto, a través de los suministros de forma inmóvil (4 vias) y coloco el decap muy cerca en la parte inferior. Los sesgos (menos importantes) I salen con cables tan gruesos como sea posible y colocan la decapitación en la parte superior, más lejos.
divB
3

Yo diría que la solución vía es la mejor. Sin embargo, dado que está utilizando un zócalo, espero que el zócalo dicte (deteriore) el rendimiento general (inductancia a un condensador de desacoplamiento) que al final probablemente no importe lo que haga. La vía o la larga traza.

Pero si la solución vía es aceptable (también con respecto a los problemas térmicos), entonces elegiría eso.

Si el espacio está disponible, también podría colocar las almohadillas en ambos lugares y luego decidir o medir qué solución es mejor.

Bimpelrekkie
fuente
Tal vez no debería haber mencionado el zócalo, pero no, el zócalo no limita el rendimiento (es un zócalo de elastómero Ironwood de 700 $ que sube a 76 GHz. Apenas agrega parásitos).
divB
Ambos lugares no funcionarán porque toda el área está absolutamente llena, pase lo que pase. Podría hacer una placa con y otra sin zócalo. Pero eso es lo que me gustaría evitar.
divB
1
zócalo de elastómero que sube a 76 GHz Bien, me imaginé un zócalo real. Pero no estás usando eso. Sé sobre el tipo de socket de elastómero, los usa en el pasado. Entonces la inductancia del zócalo no será tan grande. Iría por la solución vía entonces.
Bimpelrekkie
La inductancia del enchufe de dichos enchufes parece estar por debajo de 0.1nH según Ironwood. Tecnología muy interesante. De todos modos, optimizaría para baja inductancia.
Manu3l0us
@ Manu3l0us El "zócalo" es más como una construcción para sostener / empujar / sujetar el chip en la PCB. Como eso no garantiza que cada pin tenga una conexión adecuada, se coloca un elastómero con canales conductores (cables dorados) entre la PCB y el chip. Estos elastómeros, aunque pequeños (el tamaño del chip empaquetado), son muy caros y se desgastan después de un tiempo, especialmente si cambia el chip muchas veces.
Bimpelrekkie