En la mayoría de los casos, la mejor manera de saber si la frecuencia de la forma de onda de retroalimentación coincide exactamente con la frecuencia de la forma de onda de referencia es observar si las dos formas de onda mantienen una relación de fase fija. Si la frecuencia de la forma de onda de retroalimentación es ligeramente más alta que la de la onda de referencia, su fase conducirá a la de la forma de onda de referencia en una cantidad creciente en cada ciclo. Del mismo modo, si su frecuencia es inferior a la referencia, su fase se retrasará cada ciclo. Si la forma de onda de referencia es razonablemente estable, tratar de mantener un bloqueo de fase producirá un bloqueo de frecuencia muy estable.
Hay momentos en que mantener un bloqueo de fase es difícil o contraproducente, como si se necesita generar una frecuencia estable cuyo promedio a largo plazo coincida con el de una referencia de "deformación". En ese caso, el hecho de que un bucle de frecuencia bloqueada no rastreara la frecuencia de referencia tan estrechamente como un bucle de fase bloqueada no sería una desventaja, ya que el propósito completo del bucle en ese caso sería evitar tener el warping en la referencia pasada a la salida. En general, sin embargo, la respuesta más estricta de los bucles de fase bloqueada es preferible a la respuesta más flexible de los bucles de frecuencia bloqueada.
Desde un ángulo más teórico, la frecuencia es la derivada temporal de la fase. De manera equivalente, la fase es la integral de tiempo de la frecuencia. Entonces, cuando se usa un detector de fase para controlar la frecuencia a través de un VCO, hay una integración alrededor del bucle. O, en términos generales, un efecto de filtrado de paso bajo.
Como señala supercat, la ventaja obtenida es el rechazo de "warbling" o incluso fallas en la referencia.
Hace muchos años, con un BEE recién acuñado, utilicé un PLL para resolver un problema en el que las fallas en el reloj del plano posterior, debido, por ejemplo, a tarjetas de conexión en caliente, (esto era un portador de bucle digital), causaban una tarjeta particularmente sensible a "bloquear", descartando cualquier llamada activa en curso. El PLL rechazó los problemas técnicos, produciendo un reloj estable para la tarjeta de línea, que, en promedio, estaba bloqueado en frecuencia en el reloj del plano posterior.
Creo que la razón principal es que la fase se puede medir instantáneamente en un tiempo casi cero, mientras que la frecuencia como en los detectores de fase Tipo II integrados en muchas bibliotecas PLL y chips PLL requiere al menos un ciclo de reloj. y si usa datos, la frecuencia de la señal puede no ser fácil de extraer. También la presencia de fallas ocasiona errores.
La realidad es que la detección F brinda un tiempo de captura más rápido debido a la falta de retroalimentación positiva cuando un ciclo se salta para convertirse en retroalimentación positiva para detectores de fase Tipo I, como compuertas OR exclusivas o mezcladores de fase multiplicadores de diodos o transistores. pero estos son más inmunes a fallas e ignoran las transiciones falsas
Los detectores sensibles al borde, ya sean fase o ciclo o detección de frecuencia, no son inmunes a fallas y no son una buena combinación para señales de entrada ruidosas, pero son muy útiles para la escala de frecuencia PLL con error de frecuencia de entrada de amplio rango para síntesis de reloj donde los detectores de fase analógicos o tipo I mayor dificultad en un amplio rango de captura sin aumentar el ancho de banda y la ganancia del bucle.
Mi PLL favorito era capturar datos ruidosos en un intervalo de supresión vertical (VBI) no utilizado de TV. Los datos eran simples 4Mb / s NRZ para una línea de datos en cada campo. o 1/120 de un segundo para NTSC. El VCXO se convirtió en una señal de diente de sierra y los datos se transmitieron de forma analógica donde podía haber ruido. Los datos se filtraron para elevar el coseno para eliminar ISI y se diferenciaron en pulsos de un disparo del producto que tomarían muestras de la fase de la señal de diente de sierra y luego se mantendrían hasta la siguiente transición de bits. Era lo suficientemente estable como para permanecer sincronizado de campo a campo, pero podía corregir el error de fase dentro del 1%. Lo usamos para transmitir cíclicamente juegos ejecutables para los VIC-20 de TRS-80 a principios de los 80, por lo que parecía ser un módem de 2 vías que solo era un servidor que enviaba todos los juegos para ser seleccionados rápidamente (archivos pequeños en ese momento)
La señal del detector de fase que utiliza el circuito S&H siempre produce una señal de error que es el duplicado de la señal que se está muestreando ... en mi caso, una señal aguda de diente de sierra. En el error de fase cero. los bordes de los datos se alinearon con el medio del diente de sierra.
fuente
Desde el punto de vista matemático, los detectores de fase no comparan las fases de las señales. Por lo general, los detectores de fase producen funciones no lineales (p. Ej. Sin, diente de sierra, grupo de pulsos) que, en cierta aproximación, depende solo de la diferencia de fase entre dos señales. La dinámica no lineal complicada del sistema de agujeros (VCO + detector de fase + filtro) obliga al bucle de fase bloqueada a sincronizar la frecuencia del VCO con la frecuencia de entrada. Se utilizan diferentes modificaciones de PLL para mejorar las características de rendimiento ( rangos de retención, extracción y bloqueo de circuitos basados en PLL: definiciones matemáticas rigurosas y limitaciones de la teoría clásica.) para sincronizar frecuencias más rápido y de forma más robusta. Uno de los detectores de fase más populares es el Detector de frecuencia de fase (PFD) diseñado para utilizar la diferencia de frecuencia de las señales para mejorar estas características. Se ofrece una buena descripción matemática de los modelos PLL analógicos en el bucle de fase bloqueada: modelos no lineales y limitaciones de la teoría clásica
fuente