¿Cuál es la diferencia entre los bucles bloqueados de fase de primer orden, segundo orden y tercer orden?

¿Qué representa el pedido PLL? ¿Cuáles son las desventajas en el pedido 1 y 2 PLL comprado al pedido 3? ¿Cómo elegir el tipo de pll para una aplicación como el demodulador QPSK?

Me parece que la respuesta aceptada (por Sparky256) ve el PLL simplemente como un filtro e ignora por completo su propósito real, que es ser un sistema de control, que controla la fase de una señal. El orden de un sistema de control significa su número de estados internos. En un sistema que tiene una sola entrada, los estados más allá del primer estado (orden) son equivalentes a los derivados de la variable controlada.

Específicamente, en un PLL, la variable controlada es normalmente la fase de la señal. El PLL intenta producir un bloqueo de fase. Entonces, el primer orden es para la variable fase / estado, el segundo estado es una derivada del primer estado, que es la frecuencia, y así sucesivamente.

Para un sintetizador de frecuencia simple, un PLL de primer orden podría ser suficiente, pero con un demodulador QPSK probablemente faltaría un PLL de primer orden ya que cualquier desplazamiento de frecuencia portadora entre el modulador y el demodulador siempre producirá un desfase constante, que solo puede eliminarse mediante un segundo orden PLL. Un retraso de fase significa que los canales I y Q no se pueden arreglar (se "mueven" constantemente). Por lo tanto, un demodulador QPSK debe tener un PLL con al menos 2 estados (es decir, de segundo orden o superior).

Además, al contrario de alguna noción que prevalece en los comentarios y respuestas aquí, un orden superior no hace que un sistema sea más lento, ni lo hace más rápido. El tiempo de respuesta está determinado por todos los parámetros del sistema, principalmente por el valor de sus coeficientes (o la posición de sus polos y ceros, en la jerga del diseño del filtro).

Encontré este enlace a un documento increíble que detalla los detalles finos hasta los filtros de cuarto orden.

El orden de filtro solo se refiere al número de polos utilizados para filtrar la salida del comparador de fase, de modo que proporciona un voltaje de error de CC suave al VCO.

1. Los filtros de primer orden en realidad son solo las características del filtro de VCO, que requieren una cantidad mínima de tiempo para establecerse (fase cero) a un cambio en el seguimiento de frecuencia o fase. El voltaje de salida del comparador de fase sin procesar se alimenta al VCO (oscilador controlado por voltaje) con solo los picos de ruido filtrados. Este tipo ofrece un seguimiento rápido de los cambios de frecuencia y se bloquea rápidamente a la configuración más reciente, pero puede tener una salida errática hasta que se bloquee en una nueva frecuencia.

2. Un filtro de segundo orden tiene 1 etapa RC, pasiva o usando un amplificador operacional para un roll-off más nítido. Es un poco más lento en bloquearse en una nueva frecuencia (fase cero) pero menos errático en establecerse y ser estable. Recomendado para la mayoría de todos los diseños PLL.

3. Un filtro de tercer orden utiliza un op-amp opcional y redes RC dobles. Se instala más lentamente que los demás, pero tolera mejor FSK / QFSK / QPSK al mantenerse estable incluso con esquemas de modulación complejos. Las redes RC deben estar sintonizadas para un rango dado de velocidades de transmisión de modo que se siga un cambio real en la velocidad de bits lo más rápido posible.

4. El bucle PLL siempre debe poder encontrar y bloquear una nueva frecuencia de portadora con bastante rapidez o se produce la pérdida de datos, lo que obliga a reenviar los paquetes de datos o enviar primero un comando EOF / EOL / EOT. Afortunadamente, las MPU rápidas pueden emular o tener integrados todos los bloques de funciones PLL, por lo que el uso de filtros analógicos y circuitos PLL discretos es poco frecuente. Use QPSK como término de búsqueda y encontrará un montón de IC de soporte y módulos listos para usar. Tenga cuidado con cualquier software 'especial' o acuerdos de licencia.

Para más detalles de FSK y QPSK.

Estas respuestas están ofuscadas por términos teóricos y detalles de implementación. La cuestión original de seleccionar un PLL para demodular un esquema de modulación de fase como QPSK finalmente no se aborda.

La demodulación no depende del orden del PLL.

Brevemente, cubramos las órdenes.

1. Los PLL de primer orden tienen un ancho de banda de bloqueo limitado. Si un PLL está centrado en una frecuencia . Luego puede rastrear ondas sinusoidales con frecuencias de . Sin embargo, a medida que crezca, no podrá rastrear la señal. Su salida VCO tendrá un pequeño error de fase (desplazamiento) en relación con la señal de entrada original si la señal de entrada es una frecuencia diferente, y el desplazamiento empeorará a medida que la diferencia de frecuencia entre la entrada y sus frecuencias centrales empeore, hasta que la diferencia es tan bueno que ya no puede seguir la entrada.$x$$x \pm \Delta x$$\Delta x$

2. Los PLL de segundo orden, debido a que tiene lo que se llama un integrador, eliminan el problema de error de fase.

Fin de la discusión sobre el pedido PLL.

Demodular QPSK o BPSK con un PLL depende de su detector de errores. Para simplificar, analicemos BPSK en lo siguiente:

Para demodular una señal BPSK usando un PLL, modificamos el detector de error del PLL para que el VCO de bucle se bloquee a 0 o 180 grados con respecto a la señal de entrada. Por lo tanto, la salida del PLL VCO está en fase o 180 grados fuera de fase con la entrada. En lo que respecta al bucle, debido al detector de error modificado, cree que tiene cero error.

Cuando la entrada cambia de fase, el bucle no debe hacer nada, nuevamente, porque el bucle se bloqueará en 0 o 180 grados. Sin embargo, algunas de las señales dentro del bucle cambiarán de positivo a negativo y puede usar este cambio para detectar si la señal cambió de fase.

El mismo concepto se extiende a QPSK, donde el PLL está ciego para detectar cambios de fase de 90, 180 y 270 grados en la señal de entrada.

Un PLL que puede demodular BPSK se llama Costas Loop.

Escribí este documento sobre cómo implementar un bucle Costas en el software, que contiene toda la información que mencioné aquí en profundidad.

FakeMoustache escribió: "Todos tienen una diferencia de fase cero en estado bloqueado"

Nuestra terminología puede diferir, pero entiendo que, en un diseño de primer orden, la diferencia de fase se usa como señal de error (con amplificación) e impulsa el VCO, por lo tanto, el error de fase en el bloqueo depende de la frecuencia. Un diseño de segundo orden integra la diferencia de fase para obtener el voltaje de control de VCO, por lo tanto, el error de fase es cero cuando se bloquea a una frecuencia fija y generalmente depende de la velocidad de cambio de la frecuencia que se rastrea para una señal que varía lentamente. Para un diseño de tercer orden, el error dependería de la segunda derivada y así sucesivamente.

Lo siento por mi ingles. En mi opinión, el orden del filtro de bucle depende de las actuaciones que desea obtener. En general, el orden bajo tiene un bloqueo rápido pero un mal rendimiento con respecto a la atenuación espuria; Además, utilizando un filtro de bucle de orden superior, también se puede reconocer una forma óptima del ruido de fase. Por lo general, un PLL analógico, los espurios principales están representados por la señal no deseada debido a la señal de referencia. Esta señal se puede limpiar fácilmente mediante un filtro simple (por ejemplo, de segundo orden). En el PLL digital (por ejemplo, los PLL que tienen bomba de carga), la señal no deseada tiene frecuencias más bajas (ej .: fref / [2 o 3 ...]). Para obtener un espectro de salida limpio puede ser necesario usar un filtro de circuito de orden superior (orden de 3 ° o 4 °); en los mismos casos es posible también reducir el ancho de banda del bucle. De esta manera, aumente el tiempo necesario para la cerradura.