Se ha hablado mucho sobre otros hilos de preguntas y respuestas sobre cómo conectar condensadores de desacoplamiento a un IC, lo que resulta en dos enfoques completamente opuestos al problema:
- (a) Coloque los condensadores de desacoplamiento lo más cerca posible de los pines de alimentación de IC.
- (b) Conecte los pines de alimentación IC lo más cerca posible de los planos de alimentación, luego coloque los condensadores de desacoplamiento lo más cerca posible, pero respetando las vías.
Según [ Kraig Mitzner ], la opción (a) es preferible para los circuitos integrados analógicos. Veo la lógica detrás de esto, ya que la inductancia de la vía y el condensador de desacoplamiento forman un filtro LC de paso bajo que mantiene el ruido alejado de los pines del circuito integrado. Pero según [ Todd H. Hubbing ], opción (a):
[...] parece una buena idea hasta que aplique algunos números realistas y evalúe las compensaciones. En general, cualquier enfoque que agregue más inductancia (sin agregar más pérdidas) es una mala idea. Los pines de alimentación y tierra de un dispositivo activo generalmente deben conectarse directamente a los planos de alimentación.
En cuanto a la opción (b), [ Kraig Mitzner ] (el autor de la figura anterior) dice que es preferible para los circuitos digitales, pero no explica por qué. Entiendo que en la opción (b) los bucles inductivos se mantienen lo más pequeños posible; pero aún así, permiten que el ruido de conmutación del IC llegue fácilmente a los planos de potencia, que es lo que quiero evitar.
¿Son correctas estas recomendaciones? ¿En qué razonamiento exacto se basan?
EDITAR: considere que la vía desde el IC conduce al condensador y las vías se mantienen lo más cortas posible. Se muestran en la figura como trazos largos solo con fines ilustrativos.
fuente
Respuestas:
Al ejecutar algunas simulaciones básicas con valores exagerados, es evidente que terminas intercambiando la altura del pico con la altura del anillo.
Con el circuito A obtienes menos picos en el pin IC Vcc y más anillo, y con el circuito B, lo contrario es cierto.
Sin embargo, tenga en cuenta la corriente en la traza al condensador en el circuito B, se invierte.
La otra opción que no ha mostrado es colocar el plano de potencia debajo del IC para que las longitudes de rastreo sean iguales. Esto le brinda lo mejor de ambos mundos, como se muestra en el tercer diagrama. De nuevo, aunque la corriente en la línea de límite se invierte.
A partir de esos gráficos, diría que el circuito A es mejor para digital, ya que los bordes espurios son más problemáticos que la ondulación, y el circuito B es mejor para analógico. En última instancia, C es el mejor. Pero cuando se trata de términos como "mejor", la opinión entra en juego.
Sin embargo, en cualquier caso, debe mantener el condensador y lo más cerca posible de la clavija utilizando trazas mínimas entre ellos para minimizar la inductancia de la traza. Por ejemplo, usando la combinación apretada de almohadilla / vía como se indica la respuesta de Peufeu.
fuente
Para obtener la inductancia más baja, coloque la vía al plano de tierra al costado de la tapa en lugar de al final de un trazo delgado. Puede poner dos vías, una a cada lado, es aún mejor.
(lea la fuente )
Ahora, teniendo en cuenta el circuito que se muestra, el IC está en el paquete SOP o SSOP, lo que significa que hay más de 5nH de inductancia de cable de conexión y de trama dentro del paquete. Un nH adicional de inductancia traza en la línea de alimentación no importará. Si se trata de un chip digital, se logrará un desacoplamiento óptimo del plano con las huellas a la derecha de la imagen, y puede conectar el pin de alimentación del IC a la almohadilla de la tapa.
Si se trata de un chip analógico sensible en un plano digital, agregar una resistencia y / o ferrita antes de la tapa es una idea mucho mejor.
fuente