Tengo una placa que tiene muchos de los mismos IC MAX9611 . De acuerdo con la hoja de datos, debe evitarse con tapas paralelas de 0.1uF y 4.7uF. Ahora tengo como 15 de estos uno al lado del otro:
No estoy seguro de si necesito soldar todas estas tapas para cada IC. Por un lado, ¿tal vez la capacitancia de mi placa de 2 capas (VCC pour top, GND bottom) se elevará y puede interferir con las señales I2C? No tengo experiencia con esta configuración, así que no sé qué sucederá en el peor de los casos ... ¡por favor, arrojen algo de luz!
Leeré / escribiré en cada IC individualmente, por lo que ningún 2 IC estará operativo al mismo tiempo.
Quiero decir, ¿necesito soldar todas las tapas, o puedo, por ejemplo, salir con tener tapas para cada segundo chip?
fuente
Respuestas:
La hoja de datos está escrita desde la perspectiva de un chip. Cuando tienes varias fichas puedes comenzar a tomarte libertades.
Una regla general para la que trabajo es tener un condensador de derivación de 0.1uF justo al lado de los pines de alimentación de cada dispositivo (algunos diseños también requieren un 0.01 también). Eso no es negociable. Luego, cada grupo de tres o cuatro chips tiene un condensador de depósito más grande de, digamos, 10uF.
El 0.1uF (y el opcional 0.01uF) manejan los transitorios de alta frecuencia de los relojes y tal, y el 10uF más grande maneja las demandas de conmutación más grandes del grupo de chips.
Entonces, para su diseño de 15 chips, podría tener 15 x 0.1uF y 5 x 10uF. Eso es 10 condensadores menos.
La forma en que organizas los rastros para el poder también tiene un efecto. En general, desea que el plano de potencia se conecte al condensador del depósito y luego alimente los condensadores de derivación desde ese condensador en lugar de directamente desde el plano de potencia. De esa forma se desacopla por ese condensador y no lo ignoran (en gran medida).
La selección del condensador del depósito no es tan crítica como cabría esperar, ya que no está utilizando todos los chips a la vez. Es mejor ir por encima de lo que dicen para un chip, pero no necesita tanto como tres veces (aunque podría). Sin embargo, desea más de 4.7, ya que si un chip necesitara la mayor parte de eso, no quedaría nada para el siguiente chip y (dependiendo de la impedancia de potencia) puede encontrar que no tiene la potencia en el condensador para usted.
Una ventaja adicional de este tipo de arreglo en el que termina con una capacitancia general menor, además de ahorrar espacio, es que se reduce la capacitancia total de la fuente de alimentación. Eso significa menos corriente de entrada, que puede ser un factor importante cuando se trabaja con suministros limitados actuales con regulaciones estrictas sobre la cantidad de entrada que puede tener, como USB.
Cuando comience a tener mucha capacidad de suministro de energía para muchos chips como este, también puede considerar un sistema de suministro de energía con una opción de arranque suave para reducir la corriente de entrada y cargar todos los condensadores más lentamente. Mantenga cualquier porción activa del circuito en RESET hasta que se active la salida "power good" de su regulador de arranque suave.
fuente
El punto más importante es que el capacitor de .1μF está conectado con una impedancia realmente baja a cada chip. Si su GND vierte en la parte inferior está haciendo un buen plano de tierra, es probable que se salga con una pequeña tapa por cada dos circuitos integrados, si orienta los pines VCC de esos circuitos integrados para que estén realmente cerca uno del otro y la tapa de derivación, y tienen vías de tierra cerca de los pines GND de ambos circuitos integrados y la tapa de derivación. Pero bueno, ambos circuitos integrados obtienen la misma señal de reloj I2C, por lo que consumen corriente al mismo tiempo, por lo que es probable que necesite un límite mayor si evita dos chips. No iría por debajo de .15μF en este caso.
Estoy de acuerdo con Majenko en las tapas de los depósitos más grandes.
fuente