Ruta de retorno en una PCB

10

Pasé el fin de semana absorbiendo video conferencias de Eric Bogatin y leyendo su libro "Señal e Integridad de Poder - Simplificado"

Afirma que la ruta de retorno para la PCB puede ser cualquier plano de CC que podría ser un carril VCC debajo de la ruta de señal.

Considere el siguiente circuito simple

esquemático

simular este circuito : esquema creado con CircuitLab

Si U1 y U2 se colocan en la capa superior y TX y RX se enrutan solo en la capa superior, entonces la ruta de retorno para la señal (TX a RX) sería Vcc. Estoy bien con eso.

Mi pregunta es, cuando la corriente de retorno llega justo debajo del pin TX, ¿a dónde va la corriente? En este punto, ¿encuentra su camino hacia Gnd o vuelve al TX y, a través del dado, vuelve al suelo?

** Texto agregado del libro **

ingrese la descripción de la imagen aquí

efox29
fuente

Respuestas:

11

Cuando TX cambia de bajo a alto, la corriente fluye así:

Fuente de alimentación Vcc -> plano PCB Vcc -> pin U1.Vcc -> pin U1.TX -> pin U2.RX -> pin U2.Gnd -> "ruta de retorno" -> plano PCB Gnd -> fuente de alimentación Gnd

Es fantástico que comprenda que lo que llamamos el "camino de retorno" será el plano más cercano (en este caso, el plano Vcc). Esto tiene sentido ya que los campos no pueden leer, por lo que se formarán entre las partes metálicas de su PCB sin importar cómo las nombre.

En el caso de CC estática, la "ruta de retorno" en realidad será el plano Gnd ya que tendrá la impedancia más baja. A frecuencias más altas, los campos se formarán en el plano Vcc y la densidad de corriente será alta en el plano Vcc justo debajo de la traza.

Entonces, ¿cómo llega la corriente desde el plano Vcc y de regreso al plano Gnd para las frecuencias más altas?

Bueno, recuerde que la impedancia entre esos dos planos es bastante baja en estas frecuencias más altas. En realidad, también queremos que la impedancia entre Vcc y Gnd sea baja en todo el rango de frecuencia relevante (use algo como PDNTOOL.COM para diseñar eso), por lo que no es una gran sorpresa (con suerte).

El diseño de PDN también está bien cubierto en el libro de Eric Bogatins.

Avísame si esto te ayudó?

Rolf Ostergaard
fuente
Si se encuentra en la UE, hay cursos de SI en Estocolmo (Lee Ritchey) y Copenhague (Eric Bogatin) en mayo + junio. Si estás en los Estados Unidos, Eric también hace un curso este verano. ADMINISTRADOR: borre este comentario el 9 de junio de 2015 :-)
Rolf Ostergaard el
No en ninguno de los dos países. Estaba pensando en PCBWEST, pero todavía tengo toneladas de videos de Eric Bogatin para ver. Hay al menos 100 horas de contenido, por lo que también podría omitir PCBWEST. Pero creo que ahora entiendo más. Gran enlace, ¡esas tramas también parecen muy familiares en el libro de texto!
efox29
De todos modos, espero que esto haya ayudado. ¿O? ¿Házmelo saber?
Rolf Ostergaard el
Lo hizo. Muy apreciado !
efox29
+1 para el enlace a PDNTOOL --- Esa es una gran aplicación web.
The Photon
7

Esperemos que haya proporcionado alguna fuente de alimentación sin pasar por los condensadores entre VCC y GND cerca de ambos chips. Estos condensadores de derivación permitirán que fluyan corrientes de alta frecuencia entre VCC y GND.

Tenga en cuenta que esto significa que los condensadores de derivación se convierten en parte de la ruta de retorno, y debe evaluar la selección y ubicación de las piezas teniendo esto en cuenta.

Además, los circuitos de controlador y receptor dentro de los chips determinan de qué riel fluye la corriente. Incluso si está utilizando GND como su plano de referencia, cuando un conductor tira alto, extraerá corriente del riel VCC y, por lo tanto, el riel VCC y los condensadores de derivación se convierten en parte de la ruta de retorno.

El fotón
fuente
3

Esto es algo de lo que me preguntaba también cuando comencé hasta que el Dr. Johnson me lo explicó. A medida que lea, la corriente de retorno para una señal de alta velocidad volverá siguiendo la ruta de menor impedancia. En una microstrip, por ejemplo, este será el plano de referencia más cercano a él, independientemente del voltaje de CC que lleve. Como usted dice, un rastro referenciado a su avión VCC tendrá su viaje de retorno a lo largo del avión VCC.

Ahora toda la corriente fluye en un bucle, por lo que cuando vuelva a estar debajo del chip en su ejemplo, buscará la ruta de impedancia más baja entre VCC y GND, que serán sus tapas de desacoplamiento de E / S que haya colocado estratégicamente cerca de su chip.

Some Hardware Guy
fuente
Si la tapa de desacoplamiento se dice en el lado opuesto del pin, ¿sería beneficioso tener una vía al lado del pin, ya que ya no tiene que viajar a la tapa?
efox29
No estoy seguro de seguirte, ¿quieres decir una vía en el rastro justo en el pin? En ese caso, la corriente de retorno todavía tiene que encontrar su camino de VCC a GND, y la ruta de impedancia más baja probable sigue siendo ese condensador de desacoplamiento (o tal vez la impedancia entre los planos, pero es más probable en frecuencias más altas).
Some Hardware Guy
1

La ruta de retorno no sería a través de Vcc.

Piénselo en términos de bucles actuales, la etapa de transmisión TX y la etapa de entrada RX

Tomemos, por ejemplo, esta E / S digital (ejemplos de etapas de E / S tomadas de la hoja de datos ISO7221)

ingrese la descripción de la imagen aquí

Considere dos estados

1. TX es alto:

ingrese la descripción de la imagen aquí

En este caso, hay una "descarga" inicial de carga para facilitar el encendido del GATE del búfer RX. Después de lo cual solo fluye corriente de fuga (NOTA: esto pasa por alto la resistencia de terminación)

2. TX es bajo:

ingrese la descripción de la imagen aquí

En este caso, la etapa TX mantiene el pin BAJO facilitando la corriente que fluye desde la resistencia pull-up.

En ambos casos, la corriente fluye desde el + ve de la batería hasta el -ve de la batería.

Ahora considere desde el punto de vista de PCB. Con un plano contiguo de VCC y GND debajo de los dos circuitos integrados, la corriente que fluirá seguirá los rastros: un gran bucle pequeño.

Digamos que hubo una ruptura en el plano GND entre los dos chips, la ruta que tomaría la corriente de retorno no seguiría la de TX trace == bad.

JonRB
fuente
Así era como yo solía ver las cosas también. Pero muchos de los libros de integridad de señal que he leído o leído (como las Placas de circuitos digitales Mach 1 Ghz - Ralph Morrison) o los talleres no están de acuerdo con esto. Ven las señales como olas y campos. Estoy subiendo una foto de algún texto. ¿Quizás podrías dar más detalles sobre su significado?
efox29
Sin embargo, eso no niega lo que es un gnd, solo trata de ayudar a romper la asociación de que el voltaje está referenciado a tierra - el voltaje y el enrutamiento de la señal es diferencial
JonRB
3
Esto muestra cómo fluyen los componentes de baja frecuencia de la señal. Pero cuando hablamos de la integridad de la señal, también (o más) nos preocupan los componentes de alta frecuencia. Para los componentes de alta frecuencia, la ruta de retorno será (principalmente) a través del plano más cercano a la pista de señal. Y los condensadores de derivación conectarán los dos rieles de alimentación cerca de cada chip.
The Photon