¿Por qué es un MOSFET activado por Vgs y no por Vgd?

21

Mirando cuidadosamente este diagrama de un tipo de MOSFET:

ingrese la descripción de la imagen aquí

(se encuentra en esta nota de aplicación )

Podemos ver que el dispositivo es prácticamente simétrico. ¿Qué hace que la puerta se refiera a la fuente y no al drenaje?

Además, ¿por qué el óxido de la puerta se descompondría a 20V Vgs y no a 20V Vgd?

(No es una pregunta de tarea. Solo curiosidad).

Thomas O
fuente
1
Sé que la mayoría de los JFET son bastante simétricos en la forma en que lo describe, y realmente no importa qué extremo se use como fuente y cuál es el drenaje. Sin embargo, no soy positivo si lo mismo se aplica a los MOSFETS laterales. Los MOSFET verticales contienen un diodo de cuerpo parásito y no funcionarán correctamente cuando se conectan "al revés".
Bitrex
1
@ Bitrex Cierto, un MOS potente no funcionará normalmente al revés. Pero si puede cortocircuitar el diodo si el canal de la fuente de drenaje tiene una resistencia lo suficientemente baja y luego el canal conduce corriente, no el diodo. Esto se utiliza en rectificadores de puente activos y en otros dispositivos que requieren rectificación controlada. Pero está limitado a aproximadamente 0.5V hacia atrás antes de que las cosas salgan mal;).
Thomas O
Si está utilizando un MOSFET como parte de un rectificador síncrono, puede colocar un diodo Schottky en paralelo con el diodo del cuerpo del MOSFET para proteger el MOSFET. El diodo del cuerpo suele ser bastante débil.
Mike DeSimone el

Respuestas:

8

Debido a que la Figura 1 que publicó se refiere a un dispositivo de 4 terminales , no a uno de 3 terminales. Si observa el símbolo esquemático en la Figura 1, notará que el terminal del cuerpo es un terminal separado que no está conectado al terminal fuente. Los MOSFET para la venta son casi siempre dispositivos de 3 terminales donde la fuente y el cuerpo están conectados entre sí.

Si la memoria me funciona bien (no estoy 100% seguro, parece estar corroborado por este folleto ), en un dispositivo de 4 terminales no hay diferencia entre la fuente y el drenaje, y es el voltaje del cuerpo de la puerta el que determina el estado de encendido del canal: con la advertencia de que se supone que el cuerpo es el voltaje más negativo en el circuito para un dispositivo de canal N, o el voltaje más positivo en el circuito para un dispositivo de canal P.

( editar: encontró una referencia para la física del dispositivo MOSFET . El comportamiento de drenaje de la fuente sigue siendo simétrico, pero depende de los voltajes de la fuente de la puerta y del drenaje de la puerta. En el canal N, si ambos son negativos, el canal no es conductor. Si uno es mayor que el voltaje de umbral, entonces obtienes un comportamiento de saturación (corriente constante). Si ambos son mayores que el voltaje de umbral, obtienes un comportamiento de triodo (resistencia constante). El cuerpo / volumen / sustrato aún necesita ser el más negativo voltaje en el circuito, por lo que para obtener el comportamiento inverso en un circuito, el cuerpo + drenaje necesitaría estar unido.

En un dispositivo de canal P, esta polaridad se invierte).

Mire cuidadosamente los símbolos esquemáticos convencionales para MOSFET de canal N y P ( de Wikipedia ):

canal n canal p

y la figura de Wikipedia sobre el funcionamiento de MOSFET , y verá la conexión cuerpo-fuente.

Jason S
fuente
Incluso en 4 terminales, el voltaje de la fuente de la puerta determina el estado del canal. Entonces, lo que has escrito sobre gate-body no es cierto. El voltaje fuente - cuerpo modulará el voltaje umbral del dispositivo. Por ejemplo, para NMOS si Vs está por encima de Vb, entonces se necesitarán Vgs más grandes para encender el dispositivo (el efecto del cuerpo).
mazurnificación el
@mazurnificación: ¿dónde está tu referencia para esto? ¿Y por qué es la fuente de la puerta en lugar de la puerta de drenaje o el cuerpo de la puerta? Traté de encontrar material de referencia de cualquier manera y no pude.
Jason S
1
Acabo de encontrar esta referencia: doe.carleton.ca/~tjs/21-mosfetop.pdf que establece los campos de canal basados ​​en Vgb, no Vgs (hasta Vsb = 0 en cuyo punto Vgs = Vgb). Así que no voy a cambiar mi respuesta hasta que vea evidencia de que hay algo especial en el terminal de origen. No me sorprendería que el efecto del cuerpo del voltaje de umbral de modulación solo sea cierto si la conexión fuente-cuerpo es un voltaje fijo de baja impedancia, y que es equivalente a las ecuaciones que rigen Vgb.
Jason S
OK, encontré algo que se refiere a los voltajes de fuente de compuerta y drenaje de compuerta.
Jason S
La clave es Vgb. El objetivo de un MOSFET es que el campo eléctrico creado entre la puerta y el sustrato desequilibre la distribución de los portadores de carga, cambiando la impedancia del canal entre la fuente y el drenaje. Sin embargo, dado que la fuente y el sustrato generalmente están conectados entre sí (ver símbolo esquemático), Vgs es lo mismo que Vgb. Si no desea que el canal sea el mismo que el sustrato, debe crear una estructura de pozo, que se parezca a un diodo con polarización inversa de canal a sustrato. Recuerde que puede crear estructuras en circuitos integrados que no sean factibles en partes discretas.
Mike DeSimone el
9

La sección transversal simétrica, como suele dibujarse, no coincide con la estructura real, que es muy asimétrica. En realidad se parece más a esto:

ingrese la descripción de la imagen aquí

yoreVsolre

stevenvh
fuente
¿Estás seguro de que esto no es solo un MOS vertical? ¿Es diferente un MOS lateral?
Thomas O
@Thomas: un V-MOSFET tiene un aspecto diferente: allaboutcircuits.com/vol_3/chpt_2/10.html . De todos modos, son muy asimétricos, por lo que incluso si la imagen se ve diferente, la explicación sigue en pie.
stevenvh
Esta estructura se usa con frecuencia para MOSFET discretos. La estructura simétrica se usa generalmente para MOSFET en circuitos integrados, ya que no todos pueden compartir un drenaje.
Mike DeSimone
sip mosfet del circuito integrado probablemente será completamente simétrico
mazurnificación
@MikeDeSimone, @mazurnification: se verá diferente para los circuitos integrados, pero todavía no estoy muy seguro de que sean simétricos.
stevenvh
3

El funcionamiento de MOSFET determinado está determinado por los voltajes en sus respectivos electrodos (drenaje, fuente, compuerta, cuerpo).

Por convención de libros de texto en NMOS de dos electrodos "conectados al canal" (entre los cuales en circunstancias "normales" fluye la corriente) el que está conectado al potencial más bajo se llama fuente y el que está conectado al más alto es el drenaje. Lo contrario es cierto para PMOS (mayor fuente de potencial, menor drenaje de potencial).

Luego, utilizando esta convención, se presentan todas las ecuaciones o textos que describen el funcionamiento del dispositivo. Esto implica que cada vez que el autor del texto sobre NMOS dice algo sobre las fuentes de transistores, piensa en el electrodo conectado a un potencial más bajo.

Ahora, los fabricantes de dispositivos probablemente elegirán llamar a los pines de fuente / drenaje en sus dispositivos en función de la configuración prevista en la que MOSFET se colocará en el circuito final. Por ejemplo, en el pin NMOS generalmente conectado a un potencial más bajo se llamará fuente.

Entonces esto deja dos casos:

A) El dispositivo MOS es simétrico: este es un caso para la gran mayoría de las tecnologías en las que se fabrican los circuitos integrados VLSI.

B) El dispositivo MOS es asimétrico (ejemplo vmos): este es un caso para algunos (¿la mayoría?) Dispositivos de alimentación discretos

En el caso de A), no importa qué lado del transistor esté conectado a un potencial más alto / más bajo. El dispositivo funcionará exactamente igual en ambos casos (y qué electrodo llamar fuente y qué drenaje es solo convencional).

En el caso de B), importa (obviamente) qué lado del dispositivo está conectado a qué potencial, ya que el dispositivo está optimizado para funcionar en una configuración dada. Esto significará que las "ecuaciones" que describen el funcionamiento del dispositivo serán diferentes en caso de que el pin llamado "fuente" esté conectado a un voltaje más bajo que el caso en el que está conectado a un voltaje más alto.

En su ejemplo, el dispositivo probablemente fue diseñado para ser asimétrico con el fin de optimizar ciertos parámetros. El voltaje de frenado de "fuente de puerta" se redujo como una compensación para obtener un mejor control de la corriente del canal cuando el voltaje de control se aplica entre pines llamados puerta y fuente.

Editar: Dado que hay bastantes comentarios sobre la simetría del mos, aquí va la cita de Behzad Razavi "Diseño de los cítricos integrados CMOS analógicos" p.12

citar

mazurnificación
fuente
No estoy seguro de cómo las tecnologías de simulación han cambiado a lo largo de los años, pero según tengo entendido, a partir de hace diez años, muchos simuladores esencialmente querían etiquetar los nodos de origen y drenaje para identificar qué nodo debería verse como afectando al otro. Esencialmente, la etiqueta "fuente" significa "causa" y "drenaje" significa "efecto", y el circuito debe establecerse de tal manera que si el drenaje / efecto de un NFET tiene una ruta a tierra, la fuente / causa debe tener un camino hacia VSS o ser un "no importa" (del mismo modo para PFET y VDD). Si se puede diseñar un circuito para cumplir ese criterio, entonces ...
supercat
... el simulador puede para cada fase del reloj organizar todos los nodos en una secuencia de manera que cada nodo solo necesite ser evaluado una vez, y ningún nodo se verá afectado por un nodo "aguas abajo" (hasta la siguiente fase del reloj, que tendrá los nodos en una disposición diferente). Ciertos circuitos que usan compuertas de paso requerirían fuentes de inversión y etiquetas de drenaje para ayudar al simulador, pero en general las restricciones de causalidad harían práctico simular circuitos más rápido de lo que de otro modo sería posible.
supercat
@supercat: hay pocos "niveles" de simuladores. Comenzando desde lo físico (tcad, por ejemplo) donde uno es real simulando campos eléctricos y magnéticos, luego eléctrico (todo como SPICE) a lo funcional (verilog, vhdl, verilogA, etc.). Todos ellos ya estaban muy avanzados hace 10 años. El que usted menciona parece un "simulador de eventos" funcional (como el verilog one), pero no he visto tal técnica aplicada a los transistores reales (bueno, tal vez en la llamada "especia rápida"). El punto es que eléctrica (especias) puede manejar simetría del MOSFET fácilmente ...
mazurnification
Ciertamente, es posible simular circuitos donde las causas y los efectos no forman un gráfico acíclico dirigido, y los aumentos en la potencia de cálculo durante los últimos diez años han hecho que la simulación completa sea práctica para diseños más grandes de lo que hubiera sido posible hace diez años. Sin embargo, no me sorprendería si los circuitos que pueden ser mapeados de causa-efecto, sin embargo, serían susceptibles de una simulación más rápida que los que no pueden, o si informan a un simulador de que cierto transistor solo debe ser llamado para pasar corriente en one direction podría ayudar a detectar errores ...
supercat
... donde termina pasando corriente por el otro lado. Por supuesto, con la lógica estática, tales problemas generalmente causarían un corto VDD-VSS, pero en lógica dinámica podría causar problemas sin un corto VDD-VSS. Sin embargo, no estoy seguro de cuánta lógica dinámica aún se usa fuera de las DRAM.
supercat
0

Un MOSFET requiere dos cosas para que la corriente fluya: portadores de carga en el canal y un gradiente de voltaje entre la fuente y el drenaje. Entonces, tenemos un espacio de comportamiento tridimensional para mirar. La característica de fuente de drenaje se parece a esto: ingrese la descripción de la imagen aquí

Supongamos que tenemos un transistor nmos, y el volumen y la fuente están a 0V. También configuremos el voltaje de drenaje alto, digamos 5V. Si barremos el voltaje de la puerta, obtendríamos algo parecido a esto:

abultar

Para que haya cantidades sustanciales de portadores de carga en el canal, necesitamos una región de agotamiento que conecte la fuente y el drenaje, y también necesitamos extraer un montón de portadores de la fuente. Si la fuente y la compuerta tienen el mismo voltaje, esto significa que la mayor parte del canal también es esencialmente el mismo voltaje que la fuente, y los portadores deben difundirse la mayor parte del camino a través del transistor antes de que puedan "caer" en el drenaje. Si el voltaje de la fuente de compuerta es lo suficientemente alto, el gradiente de voltaje será más significativo cerca de la fuente, y los portadores serán arrastrados hacia el canal, lo que permitirá una mayor población.

Aphaea
fuente
Esto explica la teoría de operación MOSFET, pero no dice nada sobre la posible simetría, y no responde la pregunta de Thomas si la fuente y el drenaje son intercambiables.
stevenvh
0

Mi valor de 2 centavos: en comparación con los bipolares, sé que puede intercambiar C y E y todavía funciona, pero con hFE más bajos y diferentes clasificaciones de voltaje: VBE puede ser de un máximo de 5 a 7V por lo general; VCB igual que VCE o más (véase, por ejemplo, la hoja de datos BC556 de Fairchild, que especifica VCBO, que es incluso más alta que VCEO). Físicamente hay una (gran) diferencia entre C y E (tamaño, forma y / o dopaje) que explica la asimetría en las figuras. Y también he visto esto en el laboratorio. Sucede de vez en cuando que alguien intercambia C y E por accidente y se sorprende de que todavía funcione, pero no muy bien.

Sería interesante si alguien obtuviera un gráfico de ID (y RDSon) vs VGD para un (MOSFET de canal N de potencia. Actualmente no tengo acceso al laboratorio.

David S
fuente