"asíncrono, afirma la dirección que desea leer y luego espera una cantidad fija de tiempo" En realidad no sé mucho sobre esto, pero eso no parece correcto.
Earlz
+1 para que tu enlace sea bueno. -1 porque parece que no lo has leído. No dice nada sobre tiempos fijos. De hecho, asíncrono. se supone que es exactamente lo contrario de fijo, donde como sincronización. está fijo (en el tiempo del ciclo del reloj)
Earlz
Aceptado para GRAN enlace.
user32569
@ Earlz Lo tienes al revés. No espera una cantidad fija de tiempo en un sistema de sincronización, espera una cierta cantidad de ciclos de reloj. Eso puede variar según en qué parte del ciclo del reloj se encontraba cuando emite la información. Sin embargo, con asíncrono, espera un tiempo fijo (porque no hay ciclos de reloj), sea cual sea el tiempo de acceso de la memoria. La diferencia es precisamente que con async tiene una cantidad fija de tiempo que es el tiempo de acceso de la memoria, mientras que con la sincronización, realiza un seguimiento de los bordes del reloj.
SDRAM tiene una interfaz síncrona, lo que significa que espera una señal de reloj antes de responder a las entradas de control y, por lo tanto, se sincroniza con el bus del sistema de la computadora. El reloj se utiliza para controlar una máquina de estados finitos internos que canaliza las instrucciones entrantes. Esto permite que el chip tenga un patrón de operación más complejo que una DRAM asincrónica, que no tiene una interfaz sincronizada.
Como de costumbre, Wikipedia explica mejor que yo , pero lo importante parece ser:
fuente