Los chips DRAM están muy apretados. La investigación ha demostrado que los bits vecinos se pueden voltear al azar. ¿Cuál es la probabilidad de que el error se active al azar en un chip DRAM de nivel de servidor con ECC (el documento CMU-Intel cita, por ejemplo, el número 9.4x10 ^ -14 para un chip...