Realmente hace la diferencia, solo tendrá sentido si necesita las funciones RAS (Confiabilidad, Disponibilidad y Servicio) en dispositivos x4 o x8 y comprende las compensaciones para sus necesidades. Se pueden explicar más detalles en el documento técnico de Dell Servidores Dell ™ PowerEdge ™ 2009 - Memoria .
Además, la configuración y el diseño con detalles específicos del R710 están disponibles en la Guía técnica del PowerEdge R710 - (Google esto porque no tengo reputación de enlace).
La cuestión importante a tener en cuenta es la diferencia entre ECC en el chip y el "ECC avanzado" proporcionado por el BIOS de Dell para la corrección de datos de dispositivo único (SDDC). Tendrá un impacto en el rendimiento de ambos. El ECC se recuperará de los errores durante las escrituras en el chip. Sin embargo, SDDC va un paso más allá y organizará los bits para que un chip completo pueda fallar y aún así ser recuperable. Vea un ejemplo y detalles del chipset SDDC E7500
El problema es si su rendimiento y / o confiabilidad son la mayor preocupación en su uso específico de la máquina. Si una falla en el chip causará la pérdida de datos críticos o el uso de esta máquina y no es redundante en la implementación, Advanced ECC puede ser una excelente opción. Sin embargo, lo hace con un impacto en el rendimiento que puede ser más importante para usted.
He implementado ambos en el campo en servidores Dell PowerEdge para implementaciones individuales de Microsoft SQL Server. Si puedo ser de más ayuda, solo comente para avisarme.
Espero que ayude.
EDITAR: brechas de cobertura / implementaciones de ECC
Sí, hay una brecha de cobertura incluso si implementa ambos. Dado que está utilizando específicamente un clúster de servidores de alta disponibilidad, en mi humilde opinión, debe utilizar el ECC avanzado. Su impacto en el rendimiento es mínimo en comparación con los beneficios para los dispositivos agrupados. Según Crucial, en general solo tiene una disminución del 2% en el rendimiento de la memoria ECC .
La brecha sería más específica para los tipos de errores que ocurren y cómo cada uno maneja los errores. En su situación específica no debería traducirse en pérdida de datos. Como se trata de un DBMS empresarial, los errores, los problemas de concurrencia, etc. se gestionan a nivel de software para evitar la pérdida de datos. Se mantiene un historial detallado de los cambios en un DBMS configurado correctamente y el software que lo utiliza generalmente puede configurarse para que la transacción "retroceda" si ocurre un error grave.
Implementaciones de ECC
ECC intentará corregir cualquier error de bit en la lectura / escritura de la memoria. Sin embargo, si el error es más significativo, entonces ni siquiera el ECC podrá recuperarse, causando una posible pérdida de datos. También hay más discusión sobre ECC en ServerFault / ¿Qué es ECC ram y por qué es mejor?
Según Wikipedia en ECC_Memory
La memoria ECC mantiene un sistema de memoria efectivamente libre de errores de un solo bit ...
SDDC
Si hace referencia al documento del conjunto de chips E7500 anterior (tenga en cuenta que el 55xx / 56xx de Intel requiere inicio de sesión / asociación, pero la idea es similar, por eso no lo vinculé originalmente), que describe SDDC y cómo es posible. Básicamente, utiliza una técnica para organizar las palabras escritas en la memoria que garantiza que todas se escriban de tal manera que cada palabra solo contendrá un error de un solo bit, es decir, la palabra debe ser recuperable del error de un solo bit (como se indicó anteriormente). Ahora eso es por palabra, por lo que podría recuperarse de errores de hasta 4 bits en dispositivos x4 (1 por palabra) y errores de hasta 8 bits en dispositivos x8 (aún 1 por palabra) por error al corregir cada palabra.
Los errores adicionales, más errores de bits, la falla total de la memoria, la falla del canal, la falla del bus, etc. aún pueden causar problemas horribles, pero es por eso que tiene un clúster y un DBMS empresarial.
En resumen, si tiene todo habilitado y hay demasiados errores de bits para que los algoritmos de corrección de errores corrijan, seguirá teniendo un error, es decir, un intervalo de cobertura de error. Sin embargo, estos pueden ser excepcionalmente raros.
