Cálculo de la resistencia desplegable para la puerta de un MOSFET dado

Busqué y leí muchas preguntas similares, pero no encontré una respuesta específica sobre cómo calcular el valor correcto para una resistencia pulldown para la puerta flotante de un MOSFET. Parece que todos esquivan la pregunta con un "debería funcionar" de 1K, 10K o 100K.

Si tuviera un IRF510 de canal N e iba a ejecutar la puerta desde 9V para cambiar un de 24V a 500mA, ¿qué valor debo usar para la resistencia de extracción de la puerta y cómo calculó ese valor?$V_{DS}$

Aquí hay una manera cuantitativa de determinar los límites de resistencia de terminación de puerta aceptable para MOSFET de potencia. $R_g$

Este será un enfoque de perezoso perezoso ( ). Asi que: $L^3$

• Modelo FET muy simple, solo , C gs y R g incluidos. $C_{\text{gd}}$$C_{\text{gs}}$$R_g$
• Condensadores FET considerados solo lineales.
• La puerta FET se ha bajado a la fuente a través de .$R_g$
• fuerza el voltaje no más complicado que se utilizará una rampa lineal. $V_{\text{ds}}$

La intención de un enfoque ( ) es obtener el máximo conocimiento / utilidad con el mínimo esfuerzo, mediante el uso de un modelo que sea lo más simple posible pero significativo. $L^3$

El modelo es un divisor capacitivo simple con resistencia descendente. se resolvió en el dominio de frecuencia, y luego Laplace inversa se transformó para el dominio del tiempo. $V_{\text{gs}}$

Se analizan tres condiciones de operación utilizando este modelo:

1. Aparece un voltaje en el drenaje a la fuente mientras = ∞ . Esta es una condición que nunca debería ocurrir en un circuito real, pero es instructivo para pensar. $R_g$$\infty$
2. La puerta termina en la fuente a través de con algún valor finito, mientras que cualquier cambio a V ds es lento e infrecuente. Cada FET en uso pasa algún tiempo en esta condición. Por ejemplo, durante el inicio, todos los FET pasan por un período en el que deberían estar apagados y cualquier cambio de V ds ocurre durante milisegundos. Durante este tipo de operación, el FET es esencialmente un dispositivo pasivo. $R_g$$V_{\text{ds}}$$V_{\text{ds}}$
3. Cambio frecuente de tiempo corto de subida y bajada con tiene algún valor finito. La mayoría de los FET terminan pasando más tiempo en esta condición. $R_g$

1. La puerta no contaminada: = $R_g$$\infty$

Después de configurar = ∞ : $R_g$$\infty$

= C gd V $V_{\text{gs}}$$\frac{C_{\text{gd}} V_{\text{ds}}}{C_{\text{gd}}+C_{\text{gs}}}$

Entonces, en este caso, es solo una versión escalada de V ds , y el factor de escala es el divisor capacitivo de C gd y C gs . Para el IRF510: $V_{\text{gs}}$$V_{\text{ds}}$$C_{\text{gd}}$$C_{\text{gs}}$

= 100 V C gd = C rss = 20pF C gs = C ciss - C gd = 135pF - 20pF = 115pF V gth-min = 2V $V_{\text{ds-max}}$
$C_{\text{gd}}$$C_{\text{rss}}$
$C_{\text{gs}}$$C_{\text{ciss}}$$C_{\text{gd}}$
$V_{\text{gth-min}}$

Para un voltaje de drenaje a la fuente superior a 14 , V gs será mayor que el umbral de 2 V y la parte comenzará a conducir. No importa cómo aparece el voltaje en el drenaje, solo que está allí. Es bastante obvio por qué nadie deja una puerta FET sin terminar. $V_{\text{gs}}$

2. FET apagado durante el inicio del sistema: = Algún valor finito$R_g$

Permitir que sea ​​un valor finito variable: $R_g$

= C gd V dsSlp R g ( 1 - e - $V_{\text{gs}}$$C_{\text{gd}} V_{\text{dsSlp}} R_g \left(1-e^{-\frac{t}{R_g \left(C_{\text{gd}}+C_{\text{gs}}\right)}}\right)$

es la pendiente o el voltaje de forzamiento de rampa lineal (en voltios / segundo) a través del drenaje hacia la fuente. Si V ds aumenta de 0 a 25 V en 2 milisegundos, R g deberá ser inferior a 11 MOhms para que V gs permanezca por debajo del umbralde 2 V y permanezca apagado. $V_{\text{dsSlp}}$$V_{\text{ds}}$$R_g$$V_{\text{gs}}$

Tales tasas lentas de cambio (en el rango de 1 a 10 milisegundos) para son la razón por la cual Olin Lathrop puede decir correctamente que los valores R g de 1kOhm, 10kOhm o 100kOhm deberían funcionar. Entonces, sí, para una extracción pasiva hacia abajo para mantener un FET apagado durante el inicio del sistema u otra aplicación de dV / dt baja conmutada, casi cualquier resistencia de kilo-Ohm funcionará.$V_{\text{ds}}$$R_g$

¿Por qué perder el tiempo mirando esto? Si eso es todo, podemos darnos la vuelta, volver a dormir y ser felices. Pero hay mucho más, así que veamos un poco de eso a continuación.

3. Requisitos con dv / dt en drenaje-fuente - El dV / dt Edición$R_g$

Casi todos los FET terminan siendo frecuentemente cambiados, entre 10KHz y 500KHz, con transiciones cortas de tiempo de subida y bajada . La mayoría de los FET se apagarán en 20 a 100 nano-segundos, y aquí es donde la terminación de la puerta se vuelve importante. Veamos el IRF510 con V ds aumentando linealmente de 0 a 25 V en 50 nanosegundos. Usando la ecuación en la condición 2 anterior: $V_{\text{ds}}$$V_{\text{ds}}$

= (20pF)  (25V / 50nsec)  Rg ( 1 - e - $V_{\text{gs}}$$\text{(20pF) }\text{(25V/50nsec) }\text{Rg} \left(1-e^{-\frac{\text{50 nsec}}{\text{(20pF + 115pF)} \text{ Rg}}}\right)$

Entonces, conectar un valor de 270 Ohms para da V gs ~ 2V. Ese sería el valor más alto de R g que podría usarse sin que el FET se vuelva a encender. $R_g$$V_{\text{gs}}$$R_g$

mayor que este valor máximo permite que el FET se encienda poco o mucho, dependiendo de la energía que fuerza V ds . FET podría encenderse lo suficiente como para fugas de corriente y disipar energía, pero sin mostrar un efecto real en V ds , o podría encenderse lo suficiente como para hacer que V ds caiga, lo que en las condiciones correctas puede causar oscilación. $R_g$$V_{\text{ds}}$$V_{\text{ds}}$$V_{\text{ds}}$

Claramente, cuanto mayor sea el valor pico o la tasa de transición de menor será la resistencia del circuito de puerta. $V_{\text{ds}}$

Encontrar el valor mínimo para $R_g$

¿Por qué no hacer que cero o lo más pequeño posible? $R_g$

Hasta ahora en este análisis, el circuito de la puerta está dominado por la resistencia, pero también hay inductancia en el circuito de la puerta. Si se minimiza la resistencia de la puerta, la inductancia de la puerta se vuelve dominante en la dinámica del circuito, y con forma un circuito resonante LC. Los circuitos LCR con Q> 1 se vuelven cada vez más complejos, lo cual es un problema para el control de compuerta FET si la carga se inyecta a través de C gd desde V ds o también al cambiar la forma de onda desde el controlador de compuerta. Por ejemplo, un circuito LCR con una Q de 2 sonará a aproximadamente 1,5 veces su voltaje de activación. Para una unidad de puerta con una fuente de 14 V, una Q de 2 sería suficiente para dañar la puerta de la mayoría de los FET.$C_{\text{gs}}$$C_{\text{gd}}$$V_{\text{ds}}$

Para un circuito resonante LC serie:

Q = $\frac {Z_o} {R}$$Z_o$$\sqrt {\frac {L} {C}}$

$C_{\text{gs}}$$Z_o$$R_g$$Z_o$$R_g$$Z_o$

Algunas cosas para tener en mente

• $R_g$
• $R_g$$R_g$$R_{g-\max }$$R_g$$R_{g-\min }$
• Todos los FET muestran efectos dV / dt, especialmente piezas tecnológicas más antiguas.

Considere que este es el conocimiento mínimo necesario sobre la resistencia del circuito de compuerta en MOSFET.

1 kΩ, 10 kΩ o 100 kΩ deberían funcionar.

Piense en cuál es el propósito de un menú desplegable y cuándo es importante. Durante el funcionamiento normal, la puerta generalmente se acciona activamente en ambos sentidos. Una resistencia pulldown no hace nada útil, y lo mejor no se interpone en el camino.

Por lo general, el propósito de un pulldown es mantener el FET apagado durante el arranque mientras el circuito de activación de la puerta activa es de alta impedancia. Esto podría suceder, por ejemplo, si la puerta se acciona directamente desde un pin del microcontrolador. Pueden pasar 10 segundos de ms antes de que el reloj del micro comience a ejecutarse y llegue a ejecutar las instrucciones que ponen el pin en un estado de salida conocido. Eso podría ser malo si el FET solo debería estar encendido durante unos pocos µs a la vez para evitar que algún inductor se sature, por ejemplo. En casos como ese, el FET no solo podría despertarse provocando una corriente excesiva, sino que esa corriente excesiva podría evitar que el suministro suba por completo, esencialmente bloqueando el circuito en modo palanca de manera indefinida.

¿Cuáles son los criterios para decidir el valor del menú desplegable? En un extremo, la resistencia debe ser lo suficientemente baja como para que la compuerta se descargue a tiempo y pueda mantenerse en el estado bajo a pesar del acoplamiento capitivo de los transitorios de arranque. La puerta de un FET tiene una resistencia muy alta y en su mayoría se ve capacitiva. Incluso una resistencia grande puede eventualmente descargar la capacitancia de la puerta. El factor limitante es la rapidez con que se apaga el dispositivo y luego se vuelve a encender. Por lo general, este no es el problema. Mantener la puerta baja a pesar de los transitorios de inicio es mucho más difícil de juzgar, ya que es casi imposible saber de dónde pueden provenir estos transitorios y qué tan fuertemente se acoplarán al nodo de la puerta. Es por eso que ves tal rango. Nadie sabe realmente lo que se necesita, por lo que experimentan y disminuyen, o más probablemente, elige un buen número. La idea de agradable de diferentes personas varía.

En el otro extremo, no desea que el pulldown dibuje una corriente significativa que de otro modo iría a conducir la puerta alto rápidamente o en absoluto. Si está utilizando un controlador FET que puede generar 1 A durante la conmutación, los 10 mA adicionales de 1 kΩ pulldown son prácticamente irrelevantes. Por otro lado, si la puerta se acciona directamente desde un micro pin, entonces los 5 mA adicionales de un pulldown de 1 kΩ podrían ser un inconveniente significativo. En ese caso, 10 kΩ sería mejor. Rara vez es necesario ir más alto que eso, pero en algunos circuitos de baja potencia donde el FET está encendido durante largos períodos de tiempo, es posible que desee 100 kΩ.

Entonces, como dije, 1 kΩ, 10 kΩ o 100 kΩ deberían funcionar.