¿Por qué querrías usar DDR ram y leer / escribir en cada borde ascendente y descendente del reloj en lugar de simplemente duplicar la velocidad de tu reloj y leer / escribir solo en uno de los bordes ascendente o descendente?
¿Hay pros y contras para cada uno?
Respuestas:
Con SDR, hay dos bordes de reloj por bit, pero solo como máximo un borde en la línea de datos.
Con la comunicación de alta frecuencia, el ancho de banda analógico limita qué tan cerca puede juntar bordes en cualquier cable dado. Si su señal de reloj alcanza ese límite, está desperdiciando la mitad del ancho de banda de los cables de datos.
Por lo tanto, DDR se inventó para que todos los cables alcancen su límite de ancho de banda a la misma velocidad de bits.
fuente
El verdadero problema es el ancho de banda. La frecuencia más alta que puede generar una línea de datos (bueno, sin contar la velocidad de respuesta) es cuando envía un patrón de datos 101010, que ocurre a la mitad de la velocidad de datos. Con la transmisión de velocidad de datos única (SDR), el reloj produce un ciclo completo para cada bit de datos, por lo tanto, se ejecuta al doble de la frecuencia de lo que podría ver en una línea de datos en el peor de los casos. La velocidad de datos doble ejecuta el reloj a la mitad de la velocidad de datos con un borde por bit de datos, por lo tanto, el peor patrón de datos produce la misma frecuencia que el reloj.
En general, la velocidad de una interfaz estará limitada por el ancho de banda disponible a través de los paquetes de chips, pines, placa, conectores, etc. Si el reloj requiere el doble de ancho de banda que los datos, entonces la alta frecuencia de la señal del reloj limitará el ancho de banda general del enlace. Con DDR, el ancho de banda requerido es el mismo para el reloj y los datos, lo que permite que el enlace utilice de manera más eficiente el ancho de banda disponible.
La desventaja de usar DDR es que es más difícil de diseñar. Las chanclas utilizadas para capturar los bits de datos en el lado de recepción operan en un borde de reloj, ya sea el borde ascendente del borde descendente. Los datos tienen que ser estables en la entrada durante un tiempo de configuración antes del borde y un tiempo de retención después del borde para poder engancharse de manera confiable. Con SDR, el reloj simplemente puede invertirse en algún lugar para cumplir con los requisitos de temporización. Sin embargo, con DDR, se requiere un cambio de fase de 90 grados, que es más difícil de generar y requiere PLL o líneas de retraso.
Entonces, para resumir:
DEG
DDR
fuente