Trataré de responder esto brevemente, pero un gran recurso para este tipo de preguntas es la Integridad de señal y poder de Eric Bogatin : simplificado .
Ha enumerado y descrito varios protocolos de muy alta velocidad que tienen velocidades de borde de señal en el rango de cientos de picosegundos. Lo que esto significa es que incluso las trazas de solo un par de pulgadas se pueden considerar eléctricamente largas , y que estos canales de transmisión deben enrutarse como líneas de transmisión .
Ponga muy, muy brevemente, la presentación de una línea de transmisión con una impedancia conocida a un controlador de alta velocidad (transceptor de serie en la entrada / salida de un SerDes) permite la transmisión de datos de cruzar la línea sin reflexiones de la señal deletrious que pueden interferir con una comunicación exitosa. Esto puede manifestarse como interferencia entre símbolos (ISI), diafonía, jitter adicional que hace que una IU (intervalo de unidad) sea inutilizable y muchos otros efectos. Recuerde que algunos de estos protocolos (como PCIe) están presionando más de 8GT / s sobre el cobre convencional en FR-4 de bajo costo; Para hacerlo, los diseñadores deben hacer todo lo posible para proporcionar un canal de alta calidad para la transmisión de datos.
Un protocolo (o especificación) dado generalmente enumera una impedancia característica deseada . Como ejemplo, Intel puede solicitar que las rutas de PCI Express para sus plataformas Xeon se enruten como "pares diferenciales de 100 ohmios". Esto significa que han calificado y diseñado sus transceptores PCI Express para esperar una línea de transmisión de impedancia característica de 100 ohmios para la transferencia de datos. USB normalmente requiere 90 ohmios, RS-422 puede ser de 120 ohmios y Ethernet es de 100 ohmios. No voy a entrar en estructuras de línea de transmisión de un solo extremo en esta publicación, pero como se menciona a continuación en los comentarios, en un primer orden aproximado, podría considerar cada 'mitad' de las estructuras a continuación como la mitad de la impedancia del par.
Ahora, para crear la estructura de la línea de transmisión en una PCB FR-4 convencional (¡para que todo esto sea asequible!), Tenemos varias opciones. Para trazas diferenciales, tenemos varias opciones. Digamos que sus trazas están en la capa superior o inferior: la opción uno es una microcinta acoplada al borde (la imagen que tengo está 'recubierta', donde la máscara de soldadura está por encima. Técnicamente , hay un recubrimiento acoplado al borde y acoplado al borde superficie para opciones de capa superior / inferior: para trabajo de RF de muy alta frecuencia, incluso la presencia de máscara de soldadura puede ser un problema).
Según la distancia al plano de retorno debajo de él, el espacio entre las dos líneas y el ancho de cada línea, su PCB fab puede proporcionarle una estructura que presenta la impedancia objetivo.
Ahora, digamos que estás en una capa interna. La estructura utilizada aquí es generalmente microstrip incrustado acoplado al borde :
Similar al primero, este también tiene en cuenta la distancia al plano de referencia más cercano. Muchos diseñadores prefieren enterrar sus pares de alta velocidad en capas internas para beneficiarse del blindaje 'libre' de los planos de cobre para reducir las emisiones radiadas. La línea de banda offset acoplada al borde se usa cuando tiene una capa de señal intercalada entre dos capas planas:
Para obtener estas estructuras diferenciales , comuníquese con su casa de fabricación de PCB y dígales las impedancias diferenciales que está buscando; esto es parte del proceso de diseño de apilamiento de PCB . La casa de fabricación ejecuta los materiales reales que usan (que tienen valores Er diferentes) para los núcleos y los materiales prepregnados, y vuelve a usted con un conjunto de geometrías para seguir en su herramienta de diseño, por ejemplo ( no números reales) "0.2mm trazas gruesas con un espacio de 0,15 mm en las capas 1 y 8 para una impedancia de 100 ohmios +/- 10% ". Luego ingresa estos valores en Altium, y se asegurará de manera inteligente de que cuando enruta pares ha llamado como diferencial que sigan esas geometrías.
Por diseño, cuando fabrica su PCB con su tienda y les envía el apilamiento que se ha diseñado, esas trazas darán como resultado la impedancia característica deseada. Debe solicitar un cupón de impedancia , que generalmente es una parte de su PCB de la parte externa de la matriz donde se ha creado una estructura duplicada de la línea de transmisión, y se utiliza un TDR (reflectómetro de dominio de tiempo) para proporcionarle el impedancia construida La tolerancia típica es de alrededor del 10% .
La coincidencia de longitud no afecta la impedancia diferencial y difiere de un protocolo a otro. Hay sesgo entre pares (P a N) y sesgo entre pares / entre carriles (es decir, desde PCIe Tx Lane 0 a 1), donde el último generalmente es más tolerante a la falta de coincidencia que el primero. Esto es algo que generalmente analiza cerca del final para agregar serpenteo o enrutamiento serpentino para que los miembros del par cumplan con las especificaciones del fabricante. Utilizo un script que volca las longitudes de red sin procesar a Excel, y luego el formato condicional para informarme cómo me está yendo en la reunión de especificaciones (redactado de alguna manera; esta es una placa con un módulo que tiene alguna coincidencia, y un PCB portadora que no coincide):
Y aquí hay un ejemplo de configuración de Altium para pares diferenciales de 100 ohmios según las recomendaciones de mi proveedor:
Aquí hay algunos otros consejos que he recogido en el camino que pueden ayudarlo sin ningún orden en particular:
- Dada la tolerancia a la falta de coincidencia de un fabricante, comience por la mitad si es posible. En un caso como PCI Express donde tiene una PCB host y una PCB portadora, esto (más o menos) divide la tolerancia entre los dos.
- Cuando fabrique una placa con impedancias diferenciales, use "códigos D". Use los dígitos de centésimas o milésimas en trazas de ancho para diferenciar entre diferentes impedancias. Por ejemplo, si se llamaba 0,20 mm como el ancho para 90 ohmios y 100 ohmios, haría 90 ohmios 0,201 mm y 100 ohmios 0,202 mm, y agregaría una nota de fabricación explicando lo que hice. El ingeniero de CAM puede seleccionar fácilmente los pares usando su software y hacer lo que necesita.
Entonces, antes de comenzar su próximo proyecto de PCB con protocolos / requisitos que implican enrutamiento de rastreo diferencial:
- Identifique todas las diferentes impedancias que se controlarán y en qué capas estarán (es decir, cuáles son sus capas de señal).
- Póngase en contacto con su casa de fabricación con la información anterior y trabaje con ellos para definir una acumulación para su proyecto y obtener las geometrías requeridas. Alternativamente, como se indica en los comentarios a continuación, con el material apropiado y otra información, sus herramientas EDA podrían proporcionarle las geometrías requeridas.
- Configure su herramienta CAD con las reglas apropiadas basadas en los números del paso 2.
- ¡Define clases netas para los pares y ruéate!
- Utilice un script o similar para generar un informe que muestre desajustes intrapares / pares internos y si están dentro de las especificaciones o no.
La impedancia diferencial se ve afectada por el acoplamiento entre los dos lados del par. Por lo general, los pares diferenciales de PCB se enrutan en paralelo de lado a lado en un espacio específico dentro de una configuración específica de capas de PCB. Si no hay acoplamiento entre los dos lados (están lo suficientemente separados), la impedancia diferencial es exactamente el doble de la impedancia característica de un solo extremo de cada lado por sí sola. A medida que los dos lados se acoplan más estrechamente, la impedancia diferencial diverge más de este caso. Tal vez algunas ideas básicas en este blog mío: https://blog.zuken.com/routing-pcb-differential-pairs/
fuente