¿Cómo alcanzan los osciloscopios digitales frecuencias de muestreo tan altas?

33

Desde la perspectiva de la captura de datos, ¿cómo se logra esto? Si quisiera implementar un dispositivo digital casero para capturar señales analógicas de alta frecuencia, ¿cuáles son mis opciones? Hasta ahora, solo se me han ocurrido algunas ideas bastante inútiles para los diseños.

Usando un microprocesador PIC, la frecuencia de muestreo A / D en una serie 18f, creo que funciona en el orden de 1Mhz con una precisión de 10 bits si estoy en lo correcto (?) Y no puedo imaginar que sean chips A / D dedicados mucho mejor, ¿cómo alcanzan los alcances modernos frecuencias en GHz?

CL22
fuente
8
Por lo general, se utilizan FPGA o algún otro procesador para poder manejar esa cantidad de datos de un ADC externo. No hay forma de que un PIC pueda manejarlo.
Kellenjb
Gracias por las respuestas y comentarios de todos, elegir el mejor fue difícil, ¡todos combinados respondieron muy bien a mi pregunta!
CL22

Respuestas:

12

El DSO Rigol 1052E de nivel de entrada (el que tengo y capaz de cambiar el software a 100 MHz) usa un Analog Devices AD9288. Este es un ADC de doble canal con salidas paralelas de 8 bits y muestras a 40 o 100 millones de muestras por segundo (dependiendo del gradiente de velocidad del chip). Aunque el Rigol es una muestra de 1 Gig por segundo, no estoy seguro de si están multiplexando estos o qué es exactamente lo que les está dando 10 veces las muestras del chip único.

El AD9288 tiene un convertidor de tipo de canalización de bit por etapa para los 5 bits de MSB y utiliza un flash de 3 bits para los 3 LSB finales. Esto tiene sentido, ya que la magnitud más alta debería ser más fácil de convertir rápidamente con tuberías. A medida que aumenta la velocidad de ADC, aumentará la cantidad de bits muestreados mediante la conversión flash, como dijo Steven.

Joe
fuente
11
Tienen 5x de estos chips (overclocking de ellos de más de 100Mhz), y realizan una conmutación precisa a través de CPLD, donde puede reducir los retrasos a picosegundos.
BarsMonster
1
Eso tiene sentido. Es capaz de 1 Gs / s con un solo canal, utilizando canales 5x2 para el desplazamiento de 10 muestras. Cuando va a doble canal se reduce a 2x 500Ms / s con cada canal obteniendo la mitad de cada uno de los 5 chips.
Joe
18

Supongo que usan ADC Flash . Estos tienen la ventaja de que la conversión es inmediata, mientras que los ADC SA (Aproximación Sucesiva), como los que se usan en la mayoría de los microcontroladores, realizan un algoritmo que requiere varios pasos. Una desventaja de los ADC de Flash es que son bastante pesados ​​en hardware (un ADC de 8 bits tiene 255 comparadores), pero la mayoría de los ámbitos no tienen una resolución muy alta. (Los ámbitos analógicos a menudo tenían una precisión del 3%, lo que se traduce en 5 bits).

stevenvh
fuente
Otro enfoque sobre el que he leído es hacer un cruce entre un ADC flash y uno de aproximación sucesiva. Once puede lograr una conversión de 10 bits utilizando un ADC flash de 6 bits y un DAC de 6 bits; El ADC flash se usa por primera vez para dividir el rango de entrada en 64 subrangos, después de lo cual el DAC establece el rango de voltaje analógico del DAC en la parte superior e inferior del rango en el que se encuentra (en teoría, uno podría hacer una conversión de 12 bits de esa manera, pero conseguir cosas tan precisas sería difícil), por lo que los fabricantes de IIRC usan un bit más en el ADC flash del que teóricamente se requeriría.
supercat
Otro enfoque que sería posible, aunque no sé si alguien lo usa, sería diseñar un chip con múltiples ADC más lentos y hacer que muestren la entrada a intervalos. Uno podría querer 500,000,000 de conversiones / segundo, pero probablemente no necesitaría obtener ninguna conversión en particular dentro de 2ns de cuando llega la señal; un chip con 10 ADC, cada uno de los cuales tomó 20ns para una conversión, funcionaría bien, podría ser más fácil de construir que uno que podría hacer una sola conversión en 2ns. Sin embargo, no estoy seguro de cuánto se usa ese enfoque.
supercat
9

Jodes, tu comentario dice que obtuviste tu respuesta, pero hay mucho más en la solución que Flash ADC. Eche un vistazo a la Nota de aplicación de Agilent, " Técnicas para lograr anchos de banda de osciloscopio de más de 16 GHz ". Solía ​​trabajar en ese campus (pero no pretendo tener una experiencia de alcance detallada). Agilent en Colorado Springs es el centro global de conocimiento relacionado con el procesamiento de señales de varios gigahercios. Trabajaron en una solución de 32 GHz durante años.y recién comencé a enviar el año pasado. Las sondas activas y la microelectrónica que procesan la señal son extremadamente sofisticadas. Consulte toda la biblioteca de documentos relacionados con el osciloscopio DSO y DSA de alto rendimiento Infiniium 90000 X-Series de Agilent. Google: la URL es fea y no estoy seguro de que ofrezcan un enlace permanente a la página de la biblioteca. También es posible que desee echar un vistazo a las patentes relacionadas.

tbc0
fuente
8

Los fabricantes de osciloscopios anuncian con una "tasa de muestreo equivalente". Esta NO es una frecuencia de muestreo en vivo. Esta es una frecuencia de muestreo realizada utilizando muestras de períodos múltiples y tomando muestras en diferentes momentos de la señal. Combinando estos, obtendrá una "tasa de muestreo equivalente" más alta. Entonces, si tuviera 100MSPS ADC y lo hiciera 10 veces (¡realmente malo!), Obtendrá 1GSPS.

Esto es malo porque supone que su señal es periódica, lo cual no es todo el tiempo.

Lo importante de un osciloscopio es la frecuencia de muestreo de 'disparo único'. También es una funcionalidad que es probable que use (capturar una respuesta de paso, por ejemplo), o observe de cerca una forma de onda que no baila. Da una indicación de lo que el hardware es capaz de hacer, no 'pulido' por el software. El hardware se puede intercalar, es decir, utilizando múltiples ADC de alta velocidad y sincronizando las señales de "inicio de conversión" en el momento adecuado. Esta es también la razón por la cual algunos ámbitos tendrán frecuencias de muestreo más altas en el modo de un solo canal que en el de doble canal. Su serie PIC18 típica solo tiene un convertidor ADC 1x, pero múltiples canales (hecho con un MUX analógico).

Además, los chips ADC dedicados pueden ser mucho, mucho más rápidos. 100MSPS no es demasiado incómodo de encontrar. Eche un vistazo aquí, National los anuncia como de ultra alta velocidad. No sé cómo funcionan exactamente, veo que los 3GSPS ya usan intercalado interno.

http://www.national.com/en/adc/ultra_high_speed_adc.html

Hans
fuente
Esto merece más votos: los DSO le permiten al departamento de marketing demasiada creatividad con las especificaciones en comparación con los ámbitos analógicos.
John U
44
Los alcances de 1 GS / s de bajo costo de hoy en realidad hacen muestras en tiempo real a esa velocidad, en modo de canal único; las otras respuestas explican cómo se logra mediante el uso de varios ADC escalonados por fase con ancho de banda de muestreo y retención muy por encima de su tasa de conversión.
Chris Stratton
No creo que haya tanta creatividad con las especificaciones como implica esta respuesta. Rigol, para dar solo un ejemplo, no anuncia "tasa de muestreo equivalente" en absoluto en sus 'alcances de gama baja porque ni siquiera tienen muestreo de tiempo equivalente ; tienen muy claro que las tasas que están dando son tasas en tiempo real, y se comparan con las tasas en tiempo real en los ámbitos de la competencia.
Curt J. Sampson
8

El Rigol 1052E como lo menciona Joe es un gran ejemplo de cómo hacerlo de manera eficiente y económica. Utiliza una pila de ADC independientes, todos los cuales tienen una frecuencia de muestreo más lenta, y los desfasa entre sí. De esta forma, las muestras se extraen de cada ADC a su vez en un estilo de todos contra todos.

Obviamente, su sincronización debe ser extraordinariamente precisa para hacerlo de esta manera, y parece que el 1025E usa un PLD para hacer exactamente eso, y dado que la misma placa también tiene un FPGA asociado con el procesamiento de la señal entrante, parece que el PLD (que es mucho menos potente pero con un enrutamiento interno más predecible) se agregó debido a su capacidad para generar y procesar señales con una sincronización muy precisa.

tylerl
fuente
3

Intercalan los múltiples adcs con relojes que están ligeramente desfasados ​​entre sí, obteniendo 5 veces la frecuencia de muestreo de un solo chip. Además, para una señal periódica, hay un truco que utilizan muchos ámbitos modernos que consiste en tener un reloj de muestreo que está desfasado con la señal que se está midiendo, de modo que en muestras sucesivas, se está utilizando una parte diferente de la forma de onda muestreado, aunque en un ciclo diferente de esa forma de onda. Luego, después de tomar suficientes muestras, pueden reconstruir la señal si pueden determinar la frecuencia fundamental de la forma de onda que se está midiendo (mucho más fácil de hacer). ¿Tener sentido?

Donald Murray
fuente