Traza cruce plano de poder dividido

12

La mayoría de las fuentes en Internet discuten las señales de enrutamiento sobre un plano de potencia dividido y cómo hacerlo correctamente. La solución principal aquí es crear una ruta de corriente de retorno corta. Me pregunto si las señales de enrutamiento sobre un plano de suministro de energía dividido (no plano de tierra) tendrán algún efecto notable en la integridad de la señal y si debo tomar medidas.

Mi situación:

PCB de 4 capas:

  • Capa superior: señal
  • Plano interno: tierra dividida (analógica / digital)
  • Plano interno: plano de fuente de alimentación dividida (3.3V digital y 3.3V analógico son relevantes en este caso)
  • Capa inferior: señal

Estoy enrutando algunas señales de reloj en la capa inferior a partir de la sección digital a la sección analógica. Las señales cruzarán el plano de potencia dividido entre la sección digital y la analógica (el espacio es de 0.5 mm de ancho). Proporcionaré una ruta de retorno de corriente sólida en el plano de tierra (puente entre digital y analógico) para que las corrientes de retorno no sean un problema.

La señal del reloj está justo por encima de 12MHz, las huellas tienen 0.2 mm de ancho y una longitud máxima de 13.4 cm. Las trazas se terminan con una resistencia en serie.

Bianco Zandbergen
fuente
1
Si bien la respuesta de David Kessner es fantástica, para obtener una guía más detallada, puede consultar los siguientes artículos de Keith Armstrong, se requiere registro gratuito y su libro, EMC para placas de circuito impreso de Keith Armstrong
Martin

Respuestas:

16

La respuesta rápida:

Cualquier señal que cruce una división en el plano de potencia O tierra es mala. Cuanto mayor sea la velocidad de conmutación (y más rápidos sean los bordes de la señal), peores serán los efectos.

La respuesta larga:

Cuando dice: "Proporcionaré una ruta de retorno de corriente sólida en el plano de tierra (puente entre lo digital y lo analógico) para que las corrientes de retorno no sean un problema", o no entiende los problemas o no entendí tu declaración La razón por la que digo esto es que no puede tener una "ruta de retorno de corriente sólida" y aún así tener un plano dividido. Tiene que haber algo de no solidez allí.

Las corrientes de retorno fluirán en la potencia o plano de tierra más cercano a la señal. Entonces, en su caso, si su señal está en la capa superior, las corrientes de retorno estarán en su capa de tierra. Pero si su señal está en la capa inferior, las corrientes de retorno estarán en la capa de potencia. Para la mayoría de las señales de velocidad media a alta, la corriente de retorno seguirá el rastro de la señal y no tomará el camino más corto. Para decirlo de otra manera, las corrientes de retorno intentarán minimizar el "área de bucle".

Si su señal cambia de abajo hacia arriba (o viceversa), las corrientes de retorno también cambiarán, fluyendo a través de una tapa de desacoplamiento. Es por eso que es importante esparcir tapas de desacoplamiento en toda la PCB, incluso cuando está demasiado lejos de un chip para hacer alguna diferencia en la potencia.

Minimizar el área del bucle es fundamental para la integridad de la señal, minimizar EMI y reducir los efectos de ESD.

Si su señal atraviesa una división en el plano de potencia / tierra, las corrientes de retorno se ven obligadas a desviarse. ¡En algunos casos, este desvío puede aumentar el área del bucle en 2x o incluso 10x! La forma más simple y mejor de evitar esto es no ejecutar una señal en una división.

Algunas placas tienen planos analógicos y digitales mixtos, o en algunos sistemas tienen múltiples rieles de alimentación. Aquí hay una lista de cosas que podrían ayudar en estas circunstancias:

  1. Para cosas como relojes o líneas de datos activas, realmente no desea cruzar una división. Algunas rutas creativas de PCB son la mejor solución, aunque a veces solo tiene que tener un plano analógico / digital combinado en lugar de dividirlo.

  2. Para señales de baja velocidad, o señales que son principalmente CC, puede cruzar una división pero tenga cuidado y sea selectivo al respecto. Si puede, reduzca la velocidad del borde utilizando una resistencia y quizás una tapa. Por lo general, la resistencia estaría uniendo físicamente la división.

  3. Se pueden usar elementos como resistencias de 0 ohmios o tapas para proporcionar una ruta de retorno de señal entre dos planos. Por ejemplo, si una señal salta la división, puede ayudar agregar un límite entre los dos planos cerca de la señal. Pero tenga cuidado, si esto no se hace bien, podría negar cualquier efecto positivo de tener una división en primer lugar (es decir, evitar que el ruido digital vaya al plano analógico). Lo bueno de usar tapas o resistencias de 0 ohmios para esto es que te permite jugar con el diseño una vez que se ha hecho la PCB. Siempre puedes rellenar o desatascar partes para ver qué sucede.

Si bien muchos diseños de PCB implicarán algún tipo de compromiso, trate de no comprometerse a menos que sea absolutamente necesario. Al hacerlo, tendrás menos dolores de cabeza y perderás menos cabello.

También debo señalar que ignoré por completo el tema de los cambios de impedancia debido a la división, y lo que eso significaría. Si bien es importante, no es tan importante como minimizar el área del bucle y demás. Y comprender el área del bucle es mucho más fácil que comprender cómo los cambios de impedancia afectarán la integridad de la señal.


fuente
Si debe usar una tapa para "coser" planos divididos, asegúrese de colocar la tapa a cada lado del plano. Los ingenieros tienen la mala costumbre de asumir que una pata de una gorra siempre está unida a GND y la otra a algún VCC, cuando en realidad estaría conectando ambos lados a GND o ambos lados a VCC, dependiendo del plano que esté cosiendo .
ajs410
Supuse que la corriente de retorno atravesaría el camino de tierra más cercano / en cortocircuito y no anularía el avión de poder que parece estar mal
Bianco Zandbergen
@Bianco, seguirá cualquier camino que minimice la inductancia. Lo que llamamos poder sigue siendo una placa de meta mantenida a un voltaje constante y formará el camino de retorno. Esto se debe a que en su chip debe haber tapas de desacoplamiento, la señal puede usarlas para "completar" el circuito si es necesario. A menudo, también está cambiando una señal de alimentación, en cuyo caso no se necesitarán los límites.
Kortuk
4

Tengo que echar un poco de sabiduría convencional a la acera. Al menos para las placas RF que he hecho, he descubierto que el rendimiento mejora al no tener bases divididas para lo analógico y lo digital. En cambio, usar un plano de tierra sólido y hacer vertidos de tierra para mantener una ruta de baja inductancia / baja resistencia a un solo nodo de tierra unificado ha funcionado mejor para los tipos de productos que he hecho, principalmente de tamaño pequeño (portátil) y RF pesado (receptores y transmisores en el rango de 500 MHz en adelante.

Por lo general, no uso planos de potencia, ya que no se necesita mucho ancho de traza para dejar caer cualquier caída de voltaje IR de traza al rango de microvoltios, y preferiría tener tierra allí.

Solo otro enfoque.

rfdave
fuente
Leo consejos como este regularmente y creo que aquellos que no obtienen mejores resultados con un plan dividido no lo están haciendo bien. Diseñar una placa RF de alta velocidad es un asunto serio, diseñar una placa RF de alta velocidad con bases analógicas y digitales separadas es un negocio más serio. Esta es una opinión, pero con una gran práctica de diseño y un diseño tedioso, una placa separada puede recibir beneficios para su sistema analógico. Esas líneas digitales solo generan tantas frecuencias. Si tiene digital de muy baja velocidad, entonces su digital no necesita segregarse.
Kortuk
Creo que, como la mayoría de la ingeniería, no es una tarea fácil que siempre tiene el mismo espacio de solución. Por eso pagan bien a los ingenieros.
Kortuk
@ Kortuk: el doble negativo es un poco confuso. ¿Supongo que estás diciendo que si lo haces bien, un plano dividido te dará mejores resultados? Esa no es mi experiencia, pero tienes razón en que no hay el mismo espacio de solución cada vez, ¡lo que tal vez sea el punto más importante! Debe comenzar con un buen plano de planta, separando las fuentes analógicas, digitales y de alimentación tanto como sea posible, o está nadando río arriba ...
rfdave
@Kortuk: Howard Johnson en "Diseño digital de alta velocidad" aboga por un solo plano terrestre con bastante fuerza.
Darron
1

Uno podría preguntarse: ¿por qué una señal de reloj va a la región analógica? Tal vez necesite gerrymander sus aviones para llevar tierra digital a los lados digitales de sus DAC / ADC (supongo que 'lo que está sucediendo aquí).

Constructor de juguetes
fuente
De hecho, son las señales de reloj para los ADC. Las entradas del oscilador de cristal residen en la parte analógica del chip. Elegí no usar un cristal externo sino proporcionar una señal de reloj externa. Esta señal se genera centralmente en la sección digital y se distribuye por todo el tablero a través de un búfer.
Bianco Zandbergen
@Bianco, eso suena como la fuente de una gran cantidad de problemas de ruido. Los relojes de alta frecuencia son el demonio en los detalles.
Kortuk
Estoy reelaborando mi diseño ahora para usar múltiples fuentes de reloj en lugar de una central. Quiero evitar burlas innecesarias con el diablo.
Bianco Zandbergen
Además de la señal del reloj, sus líneas de datos ADC también tendrán que estar conectadas: muchos ADC están diseñados para tener DGND y AGND separados, y para separar los pines digitales de los analógicos; luego puede dividir los planos de tierra justo debajo de los IC (vea analog.com/static/imported-files/tutorials/MT-031.pdf figura 8) ¿ Esa separación no existe en sus ADC?
Toybuilder
1

Los relojes no deben pasar por vías. Hay un precio de inductancia y capacitancia que paga cuando usa vias y, a medida que aumenta la frecuencia de su reloj, esto finalmente lo morderá. También fuerza las corrientes de retorno del reloj a través de una tapa de desacoplamiento. Realmente es una buena práctica mantener el reloj en una sola capa.

Esto se suma al consejo anterior.

ajs410
fuente
1
Realmente depende del tablero. Para un PCB de 4 capas, tienes toda la razón. Para tableros con más de 4 capas, podría ser mejor poner sus relojes en una capa interna (entre los planos de potencia / tierra). Si hay una capa de señal entre la parte superior y el primer plano, entonces la impedancia de las trazas en la parte superior será terrible, por lo que poner el reloj en una capa diferente podría ser una ventaja. Y finalmente, para los BGA, a menudo no se puede desplegar la señal sin ir a una capa interna, en cuyo caso no tiene otra opción. Ayuda a poner una tapa cerca del reloj a través de, para reducir las corrientes de bucle.
1

Dependiendo de la velocidad del reloj y su enrutamiento, esperaría que pueda beneficiarse al pasarlo a través de un dispositivo en el límite de los dos planos, cuya entrada es relativa al plano digital y la salida de la cual es relativa a El plano analógico. Si el reloj se usa para muchos propósitos, también podría colocarlo allí para que solo los pulsos de reloj que realmente eran relevantes para el ADC pasaran a través del límite.

Super gato
fuente
1

Enrutar su reloj sobre aviones de potencia divididos tendrá un impacto negativo. Como otros han mencionado, es mejor usar un plano de tierra sólido y particionar su enrutamiento analógico y digital para mantenerlos aislados. Me preocuparía EMI con su reloj yendo sobre un plano dividido (parece una antena de ranura) y es posible que desee considerar cambiar de la terminación de la serie a la paralela para su línea de reloj.

No estoy diciendo que cruzar planos divididos en este tipo de configuración no se pueda hacer, pero debe tener cuidado y comprender que habrá un riesgo involucrado de que no podrá cuantificar fácilmente.

Si va a mantener su diseño tal como está, me gustaría que en algunas notas de la aplicación, los chicos de ADC como Analog Devices (o su chip de proveedor de ADC) vean qué recomendaciones tienen para hacer este tipo de diseño de plano dividido.

Tim Coyle
fuente
0

Lamentablemente, los campos eléctricos empujarán a los electrones a explorar TODAS las posibles rutas de retorno, proporcionales a la conductancia (susceptancia, para señales de CA).

Sí, se preferirán algunos caminos por tener una impedancia más baja. Pero algunos electrones aún tomarán otros caminos, porque esos otros caminos existen.

A frecuencias muy superiores a la frecuencia de la piel (5MHz para 35 micras 1 onza / pie ^ 2), los electrones no tienen tiempo para penetrar la lámina y (en su mayoría) permanecen en un lado. A 20MHz, tiene 2 SkinDepths, o 2 * 8.9dB = 18dB de reducción (casi 10: 1). A 80MHz, tiene 4 SkinDepths, o 4 * 8.9dB = 36dB de reducción (casi 180: 1). A 320MHz (quizás bordes de 1 nanosegundo), tiene 8 SkinDepths u 8 * 8.9dB = 72dB de reducción (más de 30,000: 1).

Tenga en cuenta que TODAVÍA ES MOVIMIENTO de electrones a través de la lámina, hacia el lado opuesto a su rastro de agresor. Todavía hay una caída I * R en ese lado "silencioso" del avión.

analogsystemsrf
fuente